ศูนย์นักพัฒนา Intel® Max® 10 FPGA
ศูนย์นักพัฒนา FPGA จะจัดให้อยู่ในขั้นตอนมาตรฐานอุตสาหกรรม ซึ่งจะช่วยให้คุณมีแหล่งข้อมูลต่างๆ เพื่อการออกแบบ Intel® FPGA ของคุณให้เสร็จสมบูรณ์ แต่ละขั้นตอนการออกแบบมีรายละเอียดอยู่ในส่วนย่อยที่ขยายได้พร้อมลิงก์ที่ช่วยให้คุณสามารถเลือกและย้ายระหว่างซีรีส์อุปกรณ์เจนเนอเรชั่น 10 ต่างๆ
1. ข้อมูลอุปกรณ์
เอกสาร
2. โปรโตคอลอินเทอร์เฟซ
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ |
---|
อินเทอร์เฟซหน่วยความจําภายนอก |
คู่มือผู้ใช้ / หมายเหตุการใช้งาน |
---|
อี เธอร์เน็ต |
คู่มือผู้ใช้ |
---|
Dsp |
ตัวอย่างการออกแบบ |
เวอร์ชัน |
---|---|
16.0 |
|
16.0 |
3. การวางแผนการออกแบบ
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ |
---|
4. รายการออกแบบ
เอกสาร
ซอฟต์แวร์ Intel Quartus Prime Pro Edition นําเสนอตัวสังเคราะห์ที่สุกแล้วที่ช่วยให้คุณเข้าสู่การออกแบบของคุณด้วยความยืดหยุ่นสูงสุด หากคุณยังใหม่ในภาษาเหล่านี้ คุณสามารถใช้ตัวอย่างออนไลน์หรือเทมเพลตในตัวเพื่อเริ่มต้นใช้งาน
ซอฟต์แวร์ Intel Quartus Prime Pro Edition มาพร้อมเทมเพลต Verilog และ VHDL ของโครงสร้างที่ใช้บ่อย สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้เทมเพลตเหล่านี้ โปรดดูที่ "การใช้เทมเพลต HDL ที่ให้มา" ใน คู่มือ Intel Quartus Prime Pro
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / เอกสารข้อมูล |
---|
คู่มือคู่มือ Intel Quartus Prime Standard Edition เล่มที่ 1 การออกแบบและการสังเคราะห์ |
การประยุกต์ใช้ประโยชน์ของเครือข่ายบนสถาปัตยกรรมชิปเพื่อ FPGA การออกแบบระบบ |
การฝึกอบรมและวิดีโอ |
---|
ตัวออกแบบแพลตฟอร์มในซอฟต์แวร์ Intel Quartus Prime Pro Edition |
การดาวน์โหลดซอฟต์แวร์ |
---|
ศูนย์การดาวน์โหลดสําหรับซอฟต์แวร์ Intel Quartus Prime ทุกเวอร์ชัน |
5. การจําลองและการตรวจสอบ
เอกสาร
6. การปรับใช้และการเพิ่มประสิทธิภาพ
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ |
---|
คู่มือ Intel Quartus Prime Standard Edition เล่ม 2 การใช้งานและการเพิ่มประสิทธิภาพการออกแบบ |
7. การวิเคราะห์เวลา
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุการใช้งาน |
---|
AN 366: ทําความเข้าใจการกําหนดเวลาเอาต์พุต I/O สําหรับอุปกรณ์ FPGAs Intel |
AN 433: ข้อจํากัดและการวิเคราะห์อินเทอร์เฟซซิงโครนัสแหล่งที่มา |
8. การดีบักบนชิป
เอกสาร
Intel FPGA Wiki |
---|
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้