ศูนย์นักพัฒนา Intel® Max® 10 FPGA

ศูนย์นักพัฒนาFPGAจะจัดให้อยู่ในขั้นตอนมาตรฐานอุตสาหกรรม ซึ่งจะช่วยให้คุณมีแหล่งข้อมูลต่างๆ เพื่อการออกแบบIntel® FPGAของคุณให้เสร็จสมบูรณ์ แต่ละขั้นตอนการออกแบบมีรายละเอียดอยู่ในส่วนย่อยที่ขยายได้พร้อมลิงก์ที่ช่วยให้คุณสามารถเลือกและย้ายระหว่างซีรีส์อุปกรณ์เจนเนอเรชั่น 10 ต่างๆ

คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุการใช้งาน

ตารางข้อมูลอุปกรณ์FPGA Intel® MAX® 10

คู่มือผู้ใช้ Intel MAX 10 Clocking และ PLL

คู่มือผู้ใช้ตัวแปลงอนาล็อกเป็นดิจิทัล Intel MAX 10

ภาพรวมอุปกรณ์ FPGA Intel MAX 10

คู่มือผู้ใช้ I/O อเนกประสงค์ Intel MAX 10

คู่มือผู้ใช้ LVDS I/O ความเร็วสูง Intel MAX 10 รายการ

คู่มือผู้ใช้การกําหนดค่า Intel MAX 10 FPGA

คู่มือผู้ใช้ Intel MAX 10 Power Management

คู่มือผู้ใช้หน่วยความจําแบบฝัง Intel MAX 10

สถาปัตยกรรมอุปกรณ์ Intel MAX 10 FPGA

คู่มือผู้ใช้การทดสอบ Boundary-Scan Intel MAX 10 JTAG

คู่มือผู้ใช้หน่วยความจําแฟลชผู้ใช้ Intel MAX 10

แนวทางการออกแบบการตรวจสอบความถูกต้องของสัญญาณFPGA Intel MAX 10

แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel MAX 10 FPGA

แนวทางการออกแบบFPGA Intel MAX 10

การตรวจสอบแผนผังIntel MAX 10 FPGA

คู่มือผู้ใช้ IP คอร์ตัวโหลดแฟลชแบบขนานIntel FPGA

คู่มือผู้ใช้ Intel FPGAs Remote Update IP Core

286: การปรับใช้ไดรเวอร์ LED ในซีรีส์ intel FPGAs MAX

AN 773: การออกแบบอ้างอิงไดรฟ์บนชิปสําหรับอุปกรณ์ Intel MAX 10

AN 100: แนวทางความสามารถในการโปรแกรมในระบบ

AN 265: การใช้ Intel FPGAs MAX Series เป็นตัวขยาย Microcontroller I/O

AN 294: Crosspoint Switch Matrices ในซีรีส์ intel FPGAs MAX

AN 425: การใช้โซลูชัน Command-Line Jam STAPL สําหรับการเขียนโปรแกรมอุปกรณ์

447: การอนุมานอุปกรณ์Intel FPGAด้วยระบบ 3.3/3.0/2.5 V LVTTL/LVCMOS I/O

486: SPI ไปยัง I2C โดยใช้ซีรีส์FPGAs MAX Intel

AN 488: Stepper Controller Controller ที่ใช้ Intel FPGAs MAX Series

AN 490: Intel FPGAs MAX Series เป็น Voltage Level Shifters

AN 491: Power Sequence Auto Start Using Intel FPGAs MAX Series

AN 492: อินเทอร์เฟซ CF+ ที่ใช้ซีรีส์FPGAs MAX Intel

AN 493: อินเทอร์เฟซเกจแบตเตอรี่ I2C ที่ใช้ซีรีส์FPGAs MAX Intel

494: การขยายพิน GPIO โดยใช้อินเทอร์เฟซบัส I2C ในซีรีส์ intel FPGAs MAX

AN 495: คอนโทรลเลอร์ IDE/ATA ที่ใช้ซีรีส์FPGAs MAX Intel

AN 496: การใช้คอร์ IP ออสซิลเลเตอร์ภายใน

AN 498: การกะพริบของ LED โดยใช้การจัดลําดับพลังงานในซีรีส์ intel FPGAs MAX

AN 500: อินเทอร์เฟซหน่วยความจําแฟลช NAND พร้อมซีรีส์FPGAs MAX Intel

AN 501: การมอดูเลตความกว้างของพัลส์โดยใช้ซีรีส์FPGAs MAXของ Intel

AN 502: การปรับใช้คอนโทรลเลอร์ SMBus ในซีรีส์FPGAs MAX Intel

AN 509: การกล้ําอุปกรณ์ SDIO ด้วย Intel FPGAs MAX Series

522: การปรับใช้อินเทอร์เฟซบัส LVDS ในตระกูลอุปกรณ์ Intel FPGA ที่รองรับ

630: ISP แบบเรียลไทม์และ ISP Clamp สําหรับซีรีส์FPGAs MAX Intel

631: การเปลี่ยน Serial EEPROMs ด้วยหน่วยความจําแฟลชผู้ใช้ในซีรีส์ intel FPGAs MAX

741: การอัปเกรดระบบระยะไกลสําหรับอุปกรณ์FPGA Intel MAX 10 เครื่องผ่าน UART ด้วยโปรเซสเซอร์ Nios® II

AN 752: แนวทางสําหรับการจัดการแพ็คเกจการปรับขยายระดับชิป Intel FPGAsเวเฟอร์ (WLCSP)

AN 370: การใช้ตัวโหลดแฟลชซีเรียลIntel FPGAกับซอฟต์แวร์ Intel® Quartus® Prime

คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์
อินเทอร์เฟซหน่วยความจําภายนอก

คู่มือผู้ใช้อินเทอร์เฟซหน่วยความจําภายนอก Intel MAX 10

คู่มืออินเทอร์เฟซหน่วยความจําภายนอก

คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์

คู่มือผู้ใช้ Platform Designer

DSP Builder for Intel FPGAs

แนวทางการออกแบบFPGA Intel MAX 10

คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุการใช้งาน

คู่มือคู่มือ Intel Quartus Prime Standard Edition ฉบับที่ 3: การตรวจสอบ

การจําลองเริ่มต้นอย่างรวดเร็วสําหรับ ModelSim-Intel FPGA Edition

การจําลองโมเดล a8237 ด้วยซอฟต์แวร์ Visual IP

คู่มือผู้ใช้ชุด IP การตรวจสอบAvalon®

คู่มือผู้ใช้ Mentor Verification IP Intel FPGAs Edition AMBA* AXI3 และ AXI4

การติดตั้งและการอนุญาตให้ใช้สิทธิ์ซอฟต์แวร์Intel FPGA

ModelSim - การจําลองและการดีบักชั้นนํา

การจําลองโมเดล a8251 ด้วยซอฟต์แวร์ Visual IP

การจําลองโมเดล a8259 ด้วยซอฟต์แวร์ Visual IP

การจําลองโมเดล Reed-Solomon ด้วยซอฟต์แวร์ Visual IP

การจําลองโมเดลตัวเข้ารหัส/ตัวถอดรหัส Turbo ด้วยซอฟต์แวร์ Visual IP

811: การใช้ Avery BFM สําหรับการจําลอง PCI Express Gen3x16 บนอุปกรณ์ Intel® Stratix® 10

AN 720: การจําลอง ASMI Block ในการออกแบบของคุณ

AN 351: การจําลองการออกแบบโปรเซสเซอร์ Nios II

AN 508: แนวทางการออกแบบเสียงรบกวนสวิตช์พร้อมกัน (SSN) Cyclone III

AN 585: การดีบักการจําลองโดยใช้ Triple Speed Ethernet Testbench

การจําลองอุปกรณ์ Intel FPGAs ด้วยรุ่น IBIS

การจําลองการออกแบบIntel FPGA

คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุการใช้งาน

การวิเคราะห์และการดีบักการออกแบบด้วยคอนโซลระบบ

การดีบักการออกแบบโดยใช้แหล่งข้อมูลและหัววัดในระบบ

คู่มือผู้ใช้ IP Core Intel FPGAs Virtual JTAG (Intel FPGAs_virtual_jtag)

การวิเคราะห์และการดีบักการออกแบบด้วยคอนโซลระบบ

การดีบักซอฟต์แวร์ที่ปรับได้FPGAและการวิเคราะห์ประสิทธิภาพ

System Trace Macrocell Packs สิทธิประโยชน์หลักสําหรับการดีบักระบบ SoC ประสิทธิภาพสูง

คู่มือผู้ใช้สายเคเบิลดาวน์โหลด ByteBlaster II

คู่มือผู้ใช้สายเคเบิลดาวน์โหลด USB Intel FPGA

คู่มือผู้ใช้ Intel FPGA Download Cable II

คู่มือผู้ใช้สายเคเบิลการสื่อสาร EthernetBlaster

การสนับสนุน BSDL

AN 827: เครื่องมือแบบรวมสําหรับการสร้างไฟล์การเขียนโปรแกรม

323: การใช้ SignalTap II Embedded Logic Analyzers ในระบบ SOPC Builder, ไฟล์การออกแบบ

AN 446: การดีบักระบบNios IIด้วย SignalTap II Logic Analyzer

AN 799: การดีบักการออกแบบIntel Arria 10 อย่างรวดเร็วโดยใช้หัววัดสัญญาณและการคอมไพล์ใหม่อย่างรวดเร็ว

AN 693: การดีบักฮาร์ดแวร์ระยะไกลผ่าน TCP/IP สําหรับ SoC FPGAs Intel

AN 541: คู่มือการดีบักฮาร์ดแวร์ SerialLite II

AN 543: การดีบักซอฟต์แวร์ Nios II โดยใช้ตัวดีบัก Lauterbach

AN 585: การดีบักการจําลองโดยใช้ Triple Speed Ethernet Testbench

AN 624: การดีบักกับคอนโซลระบบผ่าน TCP/IP

การฝึกอบรมและวิดีโอ

การดีบักและการสื่อสารกับFPGAโดยใช้ฟังก์ชันเสมือน JTAG

การดีบักความสมบูรณ์ของห่วงโซ่ JTAG

การดีบัก IP อินเทอร์เฟซหน่วยความจําบนชิปในอุปกรณ์ Intel Arria 10

ภาพรวมฮาร์ดแวร์ SoC: การจัดการระบบ ดีบักและอุปกรณ์ต่อพ่วงอเนกประสงค์

เครื่องมือดีบักซอฟต์แวร์ Quartus

เครื่องมือดีบักเกอร์ห่วงโซ่ JTAG

Quartus In Systems Sources และ Probes Debug Flow

การดีบัก U-Boot Console และ FDT

การตั้งค่าและการดีบักสิทธิ์การใช้งาน Quartus Floating

ตัวแสดง Quartus II Netlist: เครื่องมือที่ช่วยในการวิเคราะห์และดีบักการออกแบบของคุณ

ดีบักเซ็นเซอร์อุณหภูมิ Intel Arria 10

การใช้โปรเซสเซอร์ Soft Nios เพื่อดีบักอินเทอร์เฟซหน่วยความจําภายนอก Intel Arria 10

วิธีการดีบักปัญหาการซิงโครไนส์ลิงก์ Intel FPGAs Triple Speed Ethernet

การแตะสัญญาณอย่างรวดเร็วด้วย SignalProbe ในซอฟต์แวร์ Intel FPGAs Quartus II

ความเข้าใจและการใช้ USB Blaster และ JTAG เพื่อกําหนดค่าFPGAs Intel

ใช้งาน SoC Preloader ด้วยตัวดีบักเกอร์ ARM* DS-5*

ลูปเปเปอร์ตัวรับส่งสัญญาณFPGAs Intel พร้อมแหล่งข้อมูลและหัววัดในระบบ

เทคนิคการดีบักสําหรับ Qsys และระบบ Bare Metal ที่ใช้Nios

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้