ศูนย์นักพัฒนา MAX® 10 FPGA
FPGA Developer Center ได้รับการจัดระเบียบตามขั้นตอนมาตรฐานอุตสาหกรรม ซึ่งให้แหล่งข้อมูลที่หลากหลายเพื่อทําให้การออกแบบ FPGA ของคุณสมบูรณ์แบบ ขั้นตอนการออกแบบแต่ละขั้นตอนมีรายละเอียดในส่วนย่อยที่ขยายได้พร้อมลิงก์ที่ช่วยให้คุณเลือกและย้ายระหว่างอุปกรณ์เจนเนอเรชั่น 10 ต่างๆ
1. ข้อมูลอุปกรณ์
เอกสาร
2. โปรโตคอลอินเทอร์เฟซ
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ |
---|
อินเทอร์เฟซหน่วยความจําภายนอก |
คู่มือผู้ใช้ / หมายเหตุการใช้งาน |
---|
อีเธอร์เน็ต |
คู่มือผู้ใช้ |
---|
DSP |
ตัวอย่างการออกแบบ |
เวอร์ชัน |
---|---|
16.0 |
|
16.0 |
3.การวางแผนการออกแบบ
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ |
---|
4.รายการการออกแบบ
เอกสาร
ซอฟต์แวร์ Quartus® Prime Pro Edition นําเสนอการสังเคราะห์ที่สมบูรณ์ซึ่งช่วยให้คุณสามารถป้อนการออกแบบของคุณด้วยความยืดหยุ่นสูงสุด ถ้าคุณเพิ่งเริ่มใช้ภาษาเหล่านี้ คุณสามารถใช้ตัวอย่างออนไลน์หรือเทมเพลตในตัวเพื่อเริ่มต้นใช้งาน
ซอฟต์แวร์ Quartus® Prime Pro Edition มีแม่แบบ Verilog และ VHDL ของโครงสร้างที่ใช้บ่อย สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้แม่แบบเหล่านี้ โปรดดูที่ส่วน "การใช้แม่แบบ HDL ที่ให้มา" ของคู่มือ Quartus® Prime Pro
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / เอกสารข้อมูล |
---|
คู่มือ Quartus® Prime Standard Edition ฉบับที่ 1 การออกแบบและการสังเคราะห์ |
การใช้คุณประโยชน์ของเครือข่ายบนสถาปัตยกรรมของชิปสําหรับการออกแบบระบบ FPGA |
การฝึกอบรมและวิดีโอ |
---|
การสร้างการออกแบบระบบด้วย Platform Designer: การเริ่มต้นใช้งาน |
5.การจําลองและการตรวจสอบ
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุแอปพลิเคชัน |
---|
คู่มือผู้ใช้ Quartus® Prime Standard Edition: การจําลองของบุคคลที่สาม |
การจําลองโมเดลตัวเข้ารหัส/ตัวถอดรหัส Turbo ด้วยซอฟต์แวร์ Visual IP |
AN 585: การดีบักการจําลองโดยใช้ Triple Speed Ethernet Testbench |
6. การปรับใช้และการเพิ่มประสิทธิภาพ
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ |
---|
คู่มือผู้ใช้ซอฟต์แวร์ Quartus® Prime Pro และซอฟต์แวร์มาตรฐาน |
ซีแอลดีและ FPGAs MAX® |
7.การวิเคราะห์การกําหนดเวลา
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุแอปพลิเคชัน |
---|
AN 366: ทําความเข้าใจเกี่ยวกับเวลาเอาต์พุต I/O สําหรับอุปกรณ์ FPGAs |
AN 433: การจํากัดและการวิเคราะห์อินเทอร์เฟซแหล่งการซิงโครไนซ์ |
8. การดีบักบนชิป
เอกสาร
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้