ศูนย์สนับสนุน IP อินเทอร์เฟซหน่วยความจําภายนอก

ยินดีต้อนรับสู่หน้าการสนับสนุนอินเทอร์เฟซหน่วยความจําภายนอก (EMIF)! ที่นี่คุณจะพบข้อมูลเกี่ยวกับ Intel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10 และ Intel® Cyclone® 10 FPGAs เกี่ยวกับวิธีการวางแผนออกแบบนําไปใช้และตรวจสอบอินเทอร์เฟซหน่วยความจําภายนอกของคุณ นอกจากนี้คุณยังจะได้พบกับดีบักการฝึกอบรมและทรัพยากรอื่น ๆ ในหน้านี้

หน้านี้มีการตั้งค่าเพื่อแนะนําคุณตลอดกระบวนการออกแบบตั้งแต่ต้นจนจบ

สําหรับทรัพยากรสนับสนุนเกี่ยวกับ FPGAs อื่น ๆ ให้ค้นหาภายในลิงก์ต่อไปนี้:การเก็บถาวรเอกสารหลักสูตรการฝึกอบรมวิดีโอและการออกอากาศทางเว็บตัวอย่างการออกแบบฐานความรู้และอินเทอร์เฟซหน่วยความจําภายนอก

การเริ่มต้นใช้งาน

1. การเลือกอุปกรณ์

ฉันจะเลือกอุปกรณ์ได้อย่างไร

เครื่องมือสองอย่างพร้อมให้คุณเลือก FPGA ® Intel ตามความต้องการหน่วยความจําของคุณ:

ตัวเลือกอุปกรณ์ EMIF

ตัวประมาณข้อมูลจําเพาะของ EMIF

หน้าตา

  • กําหนดอินเทอร์เฟซหน่วยความจําที่จําเป็นเพื่อให้ได้แบนด์วิดท์ที่ต้องการ
  • คํานวณแบนด์วิดท์ตามการกําหนดค่าหน่วยความจําที่เลือก
  • แสดง Intel Agilex, Intel Stratix 10 และ Intel Arria 10 FPGAs ทั้งหมดที่สนับสนุนอินเทอร์เฟซหน่วยความจําที่เลือก
  • กําหนดประสิทธิภาพที่ทําได้สําหรับการกําหนดค่าเฉพาะของตระกูลอุปกรณ์ Intel FPGA ที่เลือก
  • แสดงความถี่สูงสุดสําหรับแต่ละตระกูล FPGA ระดับความเร็วและการกําหนดค่า EMIF ตามการเลือกตัวกรอง
  • ค้นหาและเปรียบเทียบประสิทธิภาพของอินเทอร์เฟซหน่วยความจําภายนอกและการกําหนดค่าแต่ละส่วนที่ได้รับการสนับสนุนสําหรับ FPGAs ของเรา

การสนับสนุนอุปกรณ์

  • อินเทล อะคลิกซ์ เอฟพีจีเอ
  • อินเทล สแตรทิกซ์ 10 เอฟพีจีเอ
  • อินเทล อาร์เรีย 10 เอฟพีจีเอ
  • เอเอฟพีกาของอินเทลทั้งหมด

ทรัพยากร

เครื่องมือ EMIF

ดาวน์โหลดเครื่องมือตัวเลือกอุปกรณ์ EMIF

เปิดหน้าตัวประมาณข้อมูลจําเพาะของ EMIF

ฉันจะเลือกทรัพย์สินทางปัญญา (IP) หน่วยความจําภายนอกได้อย่างไร

หากต้องการเรียนรู้เกี่ยวกับทรัพย์สินทางปัญญาหน่วยความจํา (IP) ต่างๆที่มีอยู่โปรดดูหลักสูตรการฝึกอบรมออนไลน์ต่อไปนี้:

หลักสูตรฝึกอบรม

การบรรยาย

ความรู้เบื้องต้นเกี่ยวกับ IP อินเทอร์เฟซหน่วยความจําในอุปกรณ์ Intel FPGA

หลักสูตรนี้ครอบคลุมตัวเลือกอินเทอร์เฟซหน่วยความจําภายนอกที่แตกต่างกันรวมถึงคุณสมบัติตัวควบคุมหน่วยความจําทางสถาปัตยกรรมและหน่วยความจําที่ยากสําหรับ Intel Stratix 10 และ Intel Arria 10 FPGAs

อินเทอร์เฟซหน่วยความจําแบนด์วิดท์สูง (HBM2) ในอุปกรณ์ Intel Stratix 10 MX: บทนําสถาปัตยกรรม

หลักสูตรนี้ครอบคลุมประโยชน์ของการรวมหน่วยความจําแบนด์วิดท์สูงเข้ากับอุปกรณ์ Intel Stratix 10 MX FPGA คุณสมบัติและตัวเลือกสําหรับตัวควบคุม HBM ที่แข็งตัวและวิธีการสร้าง IP HBM2

อินเทอร์เฟซหน่วยความจําแบนด์วิดท์สูง (HBM2) ในอุปกรณ์ Intel Stratix 10 MX: คุณสมบัติ HBMC

หลักสูตรนี้ครอบคลุมคุณสมบัติและตัวเลือกสําหรับตัวควบคุม HBM ที่แข็งตัวและอินเทอร์เฟซ Arm * AMBA 4 AXI ระหว่างคอนโทรลเลอร์และตรรกะของผู้ใช้

ภาพรวมฮาร์ดแวร์ SOC: การเชื่อมต่อและหน่วยความจํา

หลักสูตรนี้ครอบคลุมคุณสมบัติของระบบย่อยโปรเซสเซอร์แข็ง (HPS) SDRAM และสถาปัตยกรรมสะพาน AMBA AXI

2. คู่มือผู้ใช้และเอกสาร

อุปกรณ์อินเทลคลีกซ์

คู่มือผู้ใช้ IP ของ EMIF

ตัวอย่างการออกแบบคู่มือผู้ใช้

บันทึกย่อประจํารุ่น

แฟ้มการตรึงออก

อุปกรณ์ Intel Stratix 10

คู่มือผู้ใช้ IP ของ EMIF

ตัวอย่างการออกแบบคู่มือผู้ใช้

บันทึกย่อประจํารุ่น

แฟ้มการตรึงออก

อุปกรณ์ Intel Arria 10

คู่มือผู้ใช้ IP ของ EMIF

ตัวอย่างการออกแบบคู่มือผู้ใช้

บันทึกย่อประจํารุ่น

แฟ้มการตรึงออก

อินเทลไซโคลน 10 อุปกรณ์

คู่มือผู้ใช้ IP ของ EMIF

ตัวอย่างการออกแบบคู่มือผู้ใช้

บันทึกย่อประจํารุ่น

แฟ้มการตรึงออก

อินเทล เอฟพีจีเอ เอฟจีเอ ไลท์

คู่มือผู้ใช้ Intel FPGA HBM2

3. การสร้าง IP ของ EMIF

ฉันจะค้นหาข้อมูลเกี่ยวกับ IP ของ EMIF ได้จากที่ใด

สําหรับข้อมูลเกี่ยวกับทรัพย์สินทางปัญญา (IP ของอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) โปรดดูคําแนะนําผู้ใช้ IP ของอินเทอร์เฟซหน่วยความจําภายนอกต่อไปนี้:

  • โปรดดูที่ส่วน 'คู่มือผู้ใช้'

ฉันจะสร้าง IP EMIF ได้อย่างไร

สําหรับข้อมูลรายละเอียดเกี่ยวกับพารามิเตอร์ทรัพย์สินทางปัญญา (IP) ของอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) โปรดดูส่วนเฉพาะโปรโตคอลต่อไปนี้ภายในคู่มือผู้ใช้ IP ของ EMIF ต่อไปนี้:

หมายเหตุ: สําหรับข้อมูลเพิ่มเติมเกี่ยวกับ 'ฉันจะสร้าง IP ได้อย่างไร' โปรดดูที่ส่วน 'คู่มือผู้ใช้' และ 'หลักสูตรการฝึกอบรมและวิดีโอ'

ฉันจะทําการจําลองการทํางานได้อย่างไร

สําหรับข้อมูลรายละเอียดเกี่ยวกับการจําลองทรัพย์สินทางปัญญา (IP) อินเทอร์เฟซหน่วยความจําภายนอก (IP) โปรดดูส่วนต่อไปนี้ภายในคู่มือผู้ใช้ IP IP ของ EMIF:

สําหรับคําแนะนําเกี่ยวกับวิธีการสร้างตัวอย่างการออกแบบการจําลอง EMIF และวิธีการรันการจําลองโดยใช้ซอฟต์แวร์จําลอง ModelSim * -Intel FPGA โปรดดูส่วนต่อไปนี้ภายในคู่มือผู้ใช้ตัวอย่างการออกแบบ IP ของ EMIF:

สําหรับข้อมูลเกี่ยวกับวิธีการตรวจสอบการออกแบบ EMIF โปรดดูที่ส่วน 'หลักสูตรการฝึกอบรมและวิดีโอ' สําหรับหลักสูตร 'การตรวจสอบ IP อินเทอร์เฟซหน่วยความจํา'

ฉันจะค้นหาข้อมูลเกี่ยวกับทรัพยากร FPGA และตําแหน่งพินได้จากที่ใด

สําหรับข้อมูลพินอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) โดยละเอียด โปรดดูส่วนเฉพาะของโพรโทคอลต่อไปนี้ภายในคู่มือผู้ใช้ EMIF ทรัพย์สินทางปัญญา (IP) ต่อไปนี้:

สําหรับการจัดวาง I/O ที่ง่ายขึ้น โปรดดูที่ตัววางแผนอินเทอร์เฟซสําหรับเครื่องมือลากและวางที่ใช้งานง่ายที่มีอยู่ในซอฟต์แวร์ Intel Quartus Prime Pro Edition สําหรับ Intel Arria 10 และ Intel Stratix 10 FPGAs ดูวิดีโอต่อไปนี้สําหรับข้อมูลเกี่ยวกับวิธีใช้ตัววางแผนอินเทอร์เฟซและประโยชน์ของวิดีโอ:

สําหรับข้อมูลเพิ่มเติมเกี่ยวกับ Interface Planner สําหรับการกําหนดตําแหน่งที่ตั้งทรัพยากร โปรดดูหลักสูตรการฝึกอบรมออนไลน์ต่อไปนี้:

หลักสูตรฝึกอบรม

การบรรยาย

การออกแบบระบบ I/O ที่รวดเร็วและง่ายดายด้วยตัววางแผนอินเทอร์เฟซ

หลักสูตรนี้ครอบคลุมวิธีการใช้แผนผังพื้นที่ทรัพยากรการออกแบบโดยใช้ Interface Planner

แหล่งข้อมูลเพิ่มเติม

ปิงปอง PHY คืออะไร?

Ping Pong PHY ช่วยให้อินเทอร์เฟซหน่วยความจําสองส่วนสามารถแบ่งปันที่อยู่และรถบัสคําสั่งได้ สิ่งนี้ได้รับการสนับสนุนสําหรับโปรโตคอล DDR3 และ DDR4 และสําหรับ Stratix® V, Intel Arria 10 และ Intel Stratix 10 FPGAs ดูวิดีโอต่อไปนี้สําหรับข้อมูลเกี่ยวกับแนวคิดของ Ping Pong PHY ประโยชน์ของมันและการวิเคราะห์ผลการจําลอง:

ฉันจะค้นหาข้อมูลเกี่ยวกับ PHYLite ได้จากที่ใด

IPPHYLite ช่วยให้คุณสามารถสร้างบล็อก PHY อินเทอร์เฟซหน่วยความจําที่กําหนดเองสําหรับ Intel Arria 10 และ Intel Stratix 10 FPGAs สําหรับข้อมูลรายละเอียดเกี่ยวกับ PHYLite IP โปรดดูคู่มือผู้ใช้ต่อไปนี้:

ข้อมูล Fordetailed เกี่ยวกับวิธีการกําหนด pinouts สําหรับ PHYLite อย่างถูกต้องตามขนาดกลุ่ม DQ / DQS ที่แตกต่างกันโปรดดูวิดีโอต่อไปนี้:

PHYLite IP รองรับมาตรฐาน I/O ที่แตกต่างกันมากมายและค่าการสิ้นสุดบนบัฟเฟอร์อินพุตและเอาต์พุตสําหรับ Intel Arria 10 และ Intel Stratix 10 FPGAs โปรดดูวิดีโอต่อไปนี้สําหรับข้อมูลเกี่ยวกับวิธีสร้างบล็อก On-Chip-Termination (OCT) และวิธีการเชื่อมโยงกับบัฟเฟอร์ I/O ที่สิ้นสุดใน IP PHYLite:

4.การออกแบบคณะกรรมการและการจําลอง

ฉันจะค้นหาข้อมูลเกี่ยวกับเค้าโครงบอร์ดและการออกแบบได้ที่ไหน

สําหรับเค้าโครงและข้อมูลการออกแบบบอร์ดอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) โดยละเอียด โปรดดูส่วนเฉพาะโปรโตคอลต่อไปนี้ภายในคู่มือผู้ใช้ EMIF ทรัพย์สินทางปัญญา (IP) ต่อไปนี้:

ฉันจะทําการจําลองบอร์ด/แชนเนลได้อย่างไร

สําหรับข้อมูลเกี่ยวกับการวัดการรบกวน Intersymbol (ISI) และ Crosstalk แบบเขียนและอ่านได้ ให้จัดเรียงคําสั่ง ที่อยู่ การควบคุม และหมุดข้อมูล และข้อจํากัดในการจัดวางธนาคาร I/O โปรดดูแนวทางต่อไปนี้:

ฉันจะคํานวณการเอียงของบอร์ดและการสูญเสียช่องได้อย่างไร

มีเครื่องมือสองอย่างเพื่อช่วยคุณคํานวณบอร์ดเอียงและการสูญเสียช่อง:

เครื่องมือพารามิเตอร์บอร์ดเอียง

เครื่องมือคํานวณการสูญเสียช่องทาง

หน้าตา

  • คํานวณบอร์ดเอียงเนื่องจากการติดตาม PCB และการออกแบบหลายอันดับ
  • คํานวณการสูญเสียแชนเนลเนื่องจากสัญญาณรบกวน Intersymbol (ISI) และ Crosstalk บนคําสั่ง ที่อยู่ ตัวควบคุม และข้อมูล

สนับสนุน

  • อินเทล อาร์เรีย 10 และ อินเทล สตราทิกซ์ 10 เอฟพีจีเอ
  • โพรโทคอลหน่วยความจํา DDR
  • เข้ากันได้กับซอฟต์แวร์ความสมบูรณ์ของสัญญาณ HyperLynx ของเมนเทอร์กราฟิกเท่านั้น

เครื่อง มือ

ฉันจะค้นหาข้อมูลเกี่ยวกับการปิดเวลาได้จากที่ใด

สําหรับข้อมูลเกี่ยวกับการปิดเวลาอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) โปรดดูส่วนต่อไปนี้ภายในคู่มือผู้ใช้ EMIF ทรัพย์สินทางปัญญา (IP) :

5. ดีบัก

ฉันจะดีบักการออกแบบอินเทอร์เฟซหน่วยความจําภายนอกได้อย่างไร

สําหรับข้อมูลเกี่ยวกับการดีบักทรัพย์สินทางปัญญา (IP) ของอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) โปรดดูส่วนต่อไปนี้ภายในคู่มือผู้ใช้ IP ของ EMIF:

เครื่องมือหลักที่พร้อมใช้งานสําหรับดีบักคือชุดเครื่องมือการตรวจแก้จุดบกพร่อง EMIF:

ชุดเครื่องมือดีบัก EMIF

หน้าตา

  • แสดงระยะขอบก่อนและหลังการปรับเทียบต่อกลุ่ม DQS และขา DQ
  • สร้างไดอะแกรมตาอ่าน/เขียนต่อขา DQ (แผนภาพตาสองภาพ)
  • อนุญาตให้ตัวสร้างทราฟฟิกแบบเรียลไทม์ที่ปรับแต่งได้สําหรับการทดสอบ / ดีบัก (ตัวสร้างทราฟฟิก 2.0)
  • จับภาพระยะขอบการอ่าน/เขียนระหว่างการรับส่งข้อมูลในโหมดผู้ใช้ (การกําหนดขอบโปรแกรมควบคุม)

สนับสนุน

  • เข้ากันได้กับโครงการตัวอย่างการออกแบบ EMIF และการออกแบบ EMIF แบบกําหนดเองที่มีอินเทอร์เฟซหน่วยความจําอย่างน้อยหนึ่งส่วน
  • รองรับโปรโตคอลหน่วยความจําทั้งหมด

เข้า ถึง

  • สามารถเข้าถึงได้ผ่านซอฟต์แวร์ Intel Quartus Prime (เครื่องมือ>เครื่องมือการดีบักระบบ>ชุดเครื่องมืออินเทอร์เฟซหน่วยความจําภายนอก)

ฉันจะใช้ชุดเครื่องมือการตรวจแก้จุดบกพร่อง EMIF ได้อย่างไร

สําหรับคําแนะนําทีละขั้นตอนเกี่ยวกับวิธีการเชื่อมต่อหน่วยความจําหลายตัวแบบเดซี่เพื่อความเข้ากันได้กับชุดเครื่องมือ DEBUG EMIF โปรดดูคู่มือผู้ใช้ต่อไปนี้:

คุณลักษณะไดอะแกรมตา 2-D การอ่าน/เขียนที่มีอยู่ในชุดเครื่องมือการตรวจแก้จุดบกพร่อง EMIF จะสร้างไดอะแกรมตาแบบอ่านและเขียนสําหรับแต่ละหมุดข้อมูล โปรดดูวิดีโอต่อไปนี้สําหรับข้อมูลเกี่ยวกับพารามิเตอร์การอ้างอิงแรงดันไฟฟ้าที่สําคัญในระหว่างกระบวนการสร้าง IP EMIF และวิธีการใช้คุณลักษณะแผนภาพตา 2 มิติ:

ตัวสร้างทราฟฟิก 2.0 ช่วยให้คุณสามารถทดสอบและดีบักอินเทอร์เฟซหน่วยความจําภายนอกของคุณผ่านการรับส่งข้อมูลและรูปแบบการทดสอบที่ปรับแต่งได้ ดูคู่มือและวิดีโอต่อไปนี้สําหรับข้อมูลโดยละเอียดเกี่ยวกับวิธีการใช้คุณสมบัติตัวสร้างการจราจร 2.0:

คุณสมบัติ Driver Margining ช่วยให้คุณสามารถจับภาพข้อมูลมาร์จิ้นแบบอ่านและเขียนต่อพินระหว่างการรับส่งข้อมูลในโหมดผู้ใช้ โปรดดูวิดีโอต่อไปนี้สําหรับข้อมูลเกี่ยวกับความแตกต่างระหว่างระยะขอบของไดรเวอร์และระยะขอบของการปรับเทียบ และคําแนะนําเกี่ยวกับวิธีการใช้คุณลักษณะ Driver Margining:

สําหรับข้อมูลเกี่ยวกับวิธีการดีบักการออกแบบ EMIF โปรดดูหลักสูตรการฝึกอบรมออนไลน์ต่อไปนี้:

หลักสูตรฝึกอบรม

การบรรยาย

การดีบักบนชิปของ IP อินเทอร์เฟซหน่วยความจําในอุปกรณ์ Intel Arria 10

หลักสูตรนี้ครอบคลุมวิธีการแก้จุดบกพร่องโดยใช้ชุดเครื่องมือ EMIF หรือชุดเครื่องมือดีบัก On-Chip วิธีการใช้ตัวสร้างทราฟฟิก 2.0 และกําหนดค่าการออกแบบอินเทอร์เฟซหน่วยความจําหลายแบบเพื่อความเข้ากันได้กับเครื่องมือดีบักเหล่านี้

ฉันจะค้นหาข้อมูลเกี่ยวกับการปรับประสิทธิภาพของตัวควบคุมให้เหมาะสมได้จากที่ใด

สําหรับข้อมูลเกี่ยวกับประสิทธิภาพและประสิทธิภาพของตัวควบคุม ให้อ้างอิงกับส่วนต่อไปนี้ภายในคู่มือผู้ใช้ทรัพย์สินทางปัญญา (IP) ของอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) :

ฉันจะเรียนรู้เกี่ยวกับปัญหาที่ทราบเกี่ยวกับ EMIF ได้อย่างไร

สําหรับข้อมูลเกี่ยวกับประเด็นปัจจุบันและประเด็นที่ทราบเกี่ยวกับ IP ของ EMIF ให้ดูที่ฐานข้อมูลองค์ความรู้:

6. หลักสูตรการฝึกอบรมและวิดีโอ

หลักสูตรฝึกอบรม

อุปกรณ์อินเทลคลีนิกซ์

อุปกรณ์ Intel Arria 10 และ Intel Stratix 10

วีดิทัศน์

หากยังมีข้อสงสัย

การฝึกอบรมที่แนะนํา

สําหรับหลักสูตรการฝึกอบรมเกี่ยวกับอินเทอร์เฟซหน่วยความจําภายนอก โปรดดูแคตตาล็อกการฝึกอบรมต่อไปนี้:

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้