ศูนย์สนับสนุน IP อินเทอร์เฟซหน่วยความจําภายนอก
หน้าการสนับสนุน External Memory Interface (EMIF) ให้กระบวนการออกแบบตั้งแต่เริ่มต้นจนเสร็จสิ้นสําหรับ FPGAs
แนะ นำ
ศูนย์สนับสนุนอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) ให้ทรัพยากรสําหรับอุปกรณ์ Agilex™ 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10 และ Cyclone® 10
คุณจะพบข้อมูลเกี่ยวกับวิธีการวางแผน ออกแบบ ใช้งาน และตรวจสอบอินเทอร์เฟซหน่วยความจําภายนอกของคุณ คุณยังจะพบการดีบัก การฝึกอบรม และเอกสารข้อมูลอื่นๆ ในหน้านี้
รับการสนับสนุนเพิ่มเติมสําหรับ การออกแบบโปรโตคอลอินเทอร์เฟซ Agilex™ 7 FPGA, การออกแบบโปรโตคอลอินเทอร์เฟซ Agilex™ 5 FPGA และ การออกแบบโปรโตคอลอินเทอร์เฟซ Agilex™ 3 FPGA การเดินทางตามคําแนะนําทีละขั้นตอนเหล่านี้สําหรับขั้นตอนการพัฒนามาตรฐานจะจัดการทรัพยากรและเอกสารที่สําคัญ
สําหรับอุปกรณ์อื่นๆ ให้ค้นหาคอลเล็คชั่นการสนับสนุนอุปกรณ์และผลิตภัณฑ์
1.การเลือกอุปกรณ์
วิธีการเลือกอุปกรณ์
มีสองเครื่องมือที่พร้อมช่วยให้คุณเลือก FPGA ตามความต้องการหน่วยความจําของคุณ:
|
ตัวเลือกอุปกรณ์ EMIF |
ระบบประเมินข้อมูลจําเพาะ EMIF |
---|---|---|
หน้าตา |
|
|
การสนับสนุนอุปกรณ์ |
|
|
ทรัพยากร |
||
เครื่องมือ EMIF |
วิธีการเลือกทรัพย์สินทางปัญญา (IP) หน่วยความจําภายนอก
หากต้องการเรียนรู้เกี่ยวกับทรัพย์สินทางปัญญา (IP) หน่วยความจําที่มีอยู่ โปรดดูหลักสูตรการฝึกอบรมออนไลน์ต่อไปนี้:
หลักสูตรการฝึกอบรม |
อุปกรณ์ที่รองรับ | คำอธิบาย |
---|---|---|
บทนําสําหรับอินเทอร์เฟซหน่วยความจํา | Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์
|
การฝึกอบรมนี้เป็นส่วนที่ 1 จาก 4 ส่วนแรกของการฝึกอบรมนี้จะแนะนําตัวเลือกหน่วยความจําที่มีและอธิบายว่าสถาปัตยกรรมของอุปกรณ์เหล่านี้ทําให้ประสิทธิภาพดังกล่าวเป็นไปได้อย่างไร การฝึกอบรมเพิ่มเติมในซีรีส์คือ การผนวกรวมอินเทอร์เฟซหน่วยความจํา (ส่วนที่ 2) และ การตรวจสอบอินเทอร์เฟซหน่วยความจํา (ส่วนที่ 3) และการดีบักออนชิป (ส่วนที่ 4) |
ข้อมูลเบื้องต้นเกี่ยวกับ IP อินเทอร์เฟซหน่วยความจําในอุปกรณ์ FPGA |
Agilex™ 5 | หลักสูตรนี้ครอบคลุมตัวเลือกอินเทอร์เฟซหน่วยความจําภายนอกที่แตกต่างกัน รวมถึงคุณสมบัติคอนโทรลเลอร์หน่วยความจําแบบฮาร์ดและสถาปัตยกรรมสําหรับ FPGAs Stratix® 10 และ Arria® 10 |
หน่วยความจํา DDR5 และ IP อินเทอร์เฟซหน่วยความจํา | Agilex™ 5 | การฝึกอบรมนี้รวมถึงการบันทึก "หน่วยความจํา DDR5 และ IP อินเทอร์เฟซหน่วยความจําถามผู้เชี่ยวชาญ" ในเซสชั่นนี้ วิศวกรแอป FPGA อภิปรายเกี่ยวกับเทคโนโลยีหน่วยความจํา DDR5 และตอบคําถามเกี่ยวกับ DDR5 และ IP ของอินเทอร์เฟซหน่วยความจํา |
อินเทอร์เฟซหน่วยความจําแบนด์วิดท์สูง (HBM2): บทนํา สถาปัตยกรรม |
Stratix® 10 MX | หลักสูตรนี้ครอบคลุมคุณประโยชน์ของการผสานรวมหน่วยความจําแบนด์วิดท์สูงเข้ากับอุปกรณ์ FPGA 10 MX Stratix® คุณสมบัติและตัวเลือกสําหรับคอนโทรลเลอร์ HBM ที่ชุบแข็ง และวิธีสร้าง HBM2 IP |
อินเทอร์เฟซหน่วยความจําแบนด์วิดท์สูง (HBM2) ใน: คุณสมบัติ HBMC |
Stratix® 10 MX | หลักสูตรนี้ครอบคลุมคุณสมบัติและตัวเลือกสําหรับคอนโทรลเลอร์ HBM ที่ชุบแข็ง และอินเทอร์เฟซ Arm* AMBA 4 AXI ระหว่างคอนโทรลเลอร์และตรรกะของผู้ใช้ |
2. คู่มือผู้ใช้และเอกสาร
วิธีการค้นหาข้อมูลบน EMIF IP
สําหรับข้อมูลเกี่ยวกับทรัพย์สินทางปัญญา (IP) อินเทอร์เฟซหน่วยความจําภายนอก (EMIF) โปรดดูคู่มือผู้ใช้ IP ของอินเทอร์เฟซหน่วยความจําภายนอกต่อไปนี้:
- โปรดดูที่ส่วน 'คู่มือผู้ใช้'
ประเภทเนื้อหา | อุปกรณ์ Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์ |
อุปกรณ์ Agilex™ 7 M-ซีรีส์ |
อุปกรณ์ Agilex™ 5 | Agilex™ 3 | Stratix®อุปกรณ์ 10 | Arria®อุปกรณ์ 10 | Cyclone® 10 อุปกรณ์ |
---|---|---|---|---|---|---|---|
คู่มือผู้ใช้ IP | |||||||
คู่มือผู้ใช้ตัวอย่างการออกแบบ | |||||||
คู่มือผู้ใช้ FPGA PHY Lite | |||||||
คู่มือผู้ใช้ FPGA HBM2 | - | - | - | - | - | - | |
เอกสารการเผยแพร่ | |||||||
ไฟล์พินเอาต์ |
3. การสร้าง EMIF IP
วิธีการสร้าง EMIF IP
สําหรับข้อมูลโดยละเอียดเกี่ยวกับพารามิเตอร์ทรัพย์สินทางปัญญา (IP) ของอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) โปรดดูที่ส่วนเฉพาะโปรโตคอลต่อไปนี้ภายในคู่มือผู้ใช้ EMIF IP ดังต่อไปนี้:
หัวข้อ |
อุปกรณ์ Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์ |
อุปกรณ์ Agilex™ 7 M-ซีรีส์ |
อุปกรณ์ Agilex™ 5 | Agilex™ 3 | อุปกรณ์ Stratix® 10 |
อุปกรณ์ Arria® 10 |
อุปกรณ์ Cyclone® 10 |
---|---|---|---|---|---|---|---|
คําอธิบายพารามิเตอร์ EMIF IP |
|||||||
หมายเหตุ: สําหรับข้อมูลเพิ่มเติมเกี่ยวกับวิธีการสร้าง EMIF IP โปรดดูที่ส่วน คู่มือผู้ใช้ และ หลักสูตรการฝึกอบรม และ วิดีโอ ด้านล่าง |
วิธีดําเนินการจําลองการทํางาน
หัวข้อ | อุปกรณ์ Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์ |
อุปกรณ์ Agilex™ 7 M-ซีรีส์ |
อุปกรณ์ Agilex™ 5 | Agilex™ 3 | Stratix®อุปกรณ์ 10 | Stratix®อุปกรณ์ 10 MX | Arria®อุปกรณ์ | Cyclone® 10 อุปกรณ์ |
---|---|---|---|---|---|---|---|---|
การจําลองอินเทอร์เฟซหน่วยความจําภายนอก | การจําลอง IP หน่วยความจํา | |||||||
การสร้างตัวอย่างการออกแบบ EMIF สําหรับการจําลอง | ตัวอย่างการออกแบบสําหรับการจําลอง | ตัวอย่างการออกแบบสําหรับการจําลอง | ตัวอย่างการออกแบบสําหรับการจําลอง | ตัวอย่างการออกแบบสําหรับการจําลอง | ตัวอย่างการออกแบบสําหรับการจําลอง | ตัวอย่างการออกแบบสําหรับการจําลอง | ตัวอย่างการออกแบบสําหรับการจําลอง | ตัวอย่างการออกแบบสําหรับการจําลอง |
หมายเหตุ: สําหรับข้อมูลเกี่ยวกับวิธีตรวจสอบการออกแบบ EMIF โปรดดูที่ส่วน 'หลักสูตรการฝึกอบรมและวิดีโอ' สําหรับหลักสูตร 'การตรวจสอบอินเทอร์เฟซหน่วยความจํา IP' |
จะค้นหาข้อมูลเกี่ยวกับการจัดวางแหล่งข้อมูลและพิน FPGA ได้ที่ไหน
สําหรับข้อมูลพินอินเตอร์เฟซหน่วยความจําภายนอก (EMIF) โดยละเอียด โปรดดูที่ส่วนเฉพาะโปรโตคอลต่อไปนี้ภายในคู่มือผู้ใช้ทรัพย์สินทางปัญญา (IP):
หัวข้อ |
อุปกรณ์ Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์ |
อุปกรณ์ Agilex™ 7 M-ซีรีส์ |
อุปกรณ์ Agilex™ 5 | Agilex™ 3 | อุปกรณ์ Stratix® 10 |
อุปกรณ์ Arria® 10 |
อุปกรณ์ Cyclone® 10 |
---|---|---|---|---|---|---|---|
พิน EMIF และการวางแผนทรัพยากร |
ผู้วางแผนอินเตอร์เฟซ
สําหรับข้อมูลเกี่ยวกับผู้วางแผนอินเตอร์เฟซสําหรับการมอบหมายตําแหน่งแหล่งข้อมูล โปรดดูการฝึกอบรมออนไลน์ต่อไปนี้
หลักสูตรการฝึกอบรม |
คำอธิบาย |
---|---|
หลักสูตรนี้จะกล่าวถึงวิธีการปรับใช้แผนผังฟลอร์แพลนทรัพยากรการออกแบบโดยใช้ผู้วางแผนอินเตอร์เฟซ เรียนรู้เกี่ยวกับผู้วางแผนอินเตอร์เฟซ ที่แต่เดิมเรียกว่า BluePrint ซึ่งเป็นเครื่องมือที่ใช้งานง่ายในซอฟต์แวร์ Quartus® Prime Pro Edition ที่ใช้พลังของ Fitter เพื่อสร้างฟลอร์แพลนทางกฎหมายภายในไม่กี่นาที |
แหล่งข้อมูลเพิ่มเติมสําหรับ PHY Lite สําหรับอินเทอร์เฟซแบบขนาน
หัวข้อ | ที่รองรับ | รายละเอียด | อุปกรณ์
---|---|---|
คู่มือผู้ใช้ PHY Lite สําหรับอินเทอร์เฟซแบบขนาน FPGA IP |
|
การใช้งานหลักของ PHY Lite สําหรับ IP อินเทอร์เฟซแบบขนานคือการสร้างบล็อก PHY ของอินเทอร์เฟซหน่วยความจําแบบกําหนดเอง เหมาะสําหรับอินเทอร์เฟซแบบขนานที่เรียบง่าย คู่มือผู้ใช้ให้คําแนะนําเกี่ยวกับการเชื่อมต่อด้วยโปรโตคอลต่างๆ เช่น DDR2, LPDDR2, LPDDR, TCAM, Flash, ONFI (โหมดซิงโครนัส) และ DDR โมบายล์ |
4.การออกแบบและการจําลองบอร์ด
จะค้นหาข้อมูลบนแผนผังบอร์ดและการออกแบบได้จากที่ใด
สําหรับรายละเอียดเค้าโครงบอร์ดของอินเตอร์เฟซหน่วยความจําภายนอก (EMIF) และข้อมูลการออกแบบ โปรดดูที่ส่วนเฉพาะโปรโตคอลต่อไปนี้ภายในคู่มือผู้ใช้ทรัพย์สินทางปัญญา (IP):
หัวข้อ |
อุปกรณ์ Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์ |
อุปกรณ์ Agilex™ 7 M-ซีรีส์ |
อุปกรณ์ Agilex™ 5 | อุปกรณ์ Stratix® 10 |
อุปกรณ์ Arria® 10 |
อุปกรณ์ Cyclone® 10 |
---|---|---|---|---|---|---|
แนวทางการออกแบบบอร์ด EMIF |
วิธีดําเนินการจําลองบอร์ด/ช่องสัญญาณ
สําหรับข้อมูลเกี่ยวกับการวัดการรบกวน Intersymbol Intersymbol (ISI) และ Crosstalk, การจัดเรียงคําสั่ง, ที่อยู่, การควบคุมและพินข้อมูล และข้อจํากัดการวางตําแหน่งธนาคาร I/O โปรดดูแนวทางต่อไปนี้:
วิธีคํานวณการเอียงของบอร์ดและการสูญเสียช่องสัญญาณ
สองเครื่องมือพร้อมใช้งานเพื่อช่วยคุณคํานวณการเอียงของบอร์ดและการสูญเสียช่องสัญญาณ:
หัวข้อ |
เครื่องมือพารามิเตอร์การเอียงบอร์ด |
เครื่องมือคํานวณการสูญเสียช่องสัญญาณ |
---|---|---|
หน้าตา |
|
|
สนับสนุน |
|
|
เครื่อง มือ |
จะค้นหาข้อมูลเกี่ยวกับการปิดเวลาได้ที่ไหน
สําหรับข้อมูลเกี่ยวกับการปิดเวลาของอินเตอร์เฟซหน่วยความจําภายนอก (EMIF) โปรดดูที่ส่วนต่อไปนี้ภายในคู่มือผู้ใช้ทรัพย์สินทางปัญญา (IP) EMIF
อุปกรณ์ Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์ |
อุปกรณ์ Agilex™ 7 M-ซีรีส์ |
อุปกรณ์ Agilex™ 5 | อุปกรณ์ Stratix® 10 |
อุปกรณ์ Arria® 10 |
อุปกรณ์ Cyclone® 10 |
---|---|---|---|---|---|
5. ดีบัก
วิธีการดีบักการออกแบบอินเทอร์เฟซหน่วยความจําภายนอก
สําหรับข้อมูลเกี่ยวกับการดีบักทรัพย์สินทางปัญญา (IP) ของอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) โปรดดูที่ส่วนต่อไปนี้ภายใน คู่มือผู้ใช้ EMIF IP
Agilex™ 7 | Agilex™ 5 อุปกรณ์ | Agilex™ 3 | Stratix® 10 อุปกรณ์ | Arria® 10 อุปกรณ์ | Cyclone® 10 อุปกรณ์ |
---|---|---|---|---|---|
วิธีการใช้ชุดเครื่องมือดีบัก EMIF
หลักสูตรการฝึกอบรม |
คำอธิบาย |
---|---|
ชุดเครื่องมือ EMIF และชุดเครื่องมือดีบักบนชิปของ IP อินเทอร์เฟซหน่วยความจําในอุปกรณ์ FPGA |
หลักสูตรนี้อธิบายวิธีการดีบักโดยใช้ชุดเครื่องมือ EMIF หรือชุดเครื่องมือดีบักออนชิป วิธีใช้ Traffic Generator 2.0 และกําหนดค่าการออกแบบอินเทอร์เฟซหน่วยความจําหลายตัวเพื่อความเข้ากันได้กับเครื่องมือดีบักเหล่านี้ |
คําอธิบายของคุณลักษณะ การสนับสนุนและการเข้าถึงของชุดเครื่องมือการดีบัก EMIF: |
|
---|---|
หน้าตา |
|
สนับสนุน |
|
เข้า ถึง |
|
สคริปต์การดําเนินการคําสั่งกล่องจดหมาย
คําแนะนําทีละขั้นตอน:
หัวข้อ | ที่รองรับ | รายละเอียด | อุปกรณ์
---|---|---|
สคริปต์กล่องจดหมายของอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) | อุปกรณ์ Agilex™ 7 M-ซีรีส์ อุปกรณ์ Agilex™ 5 อุปกรณ์ Agilex™ 3 |
สคริปต์การเข้าถึงกล่องจดหมายพร้อมใช้งานเพื่อช่วยให้คุณทดสอบการดําเนินการของคําสั่ง สําหรับคําแนะนําทีละขั้นตอนเกี่ยวกับวิธีการเข้าถึงกล่องจดหมาย โปรดดูคู่มือผู้ใช้ต่อไปนี้: |
เพิ่มประสิทธิภาพของคอนโทรลเลอร์
สําหรับข้อมูลเกี่ยวกับประสิทธิภาพและประสิทธิภาพของคอนโทรลเลอร์ โปรดดูที่ส่วนต่อไปนี้ภายในคู่มือผู้ใช้ทรัพย์สินทางปัญญา (IP) หน่วยความจําภายนอก (EMIF)
อุปกรณ์ Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์ |
อุปกรณ์ Agilex™ 7 M-ซีรีส์ |
อุปกรณ์ Agilex™ 5 |
อุปกรณ์ Agilex™ 3 |
อุปกรณ์ Stratix® 10 |
อุปกรณ์ Arria® 10 |
® อุปกรณ์ Cyclone 10 |
---|---|---|---|---|---|---|
แหล่งข้อมูลการดีบัก EMIF เพิ่มเติม
หัวข้อ | ที่รองรับ | รายละเอียด | อุปกรณ์
---|---|---|
คู่มือผู้ใช้ Traffic Generator 2.0 | อุปกรณ์ Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์ | ตัวสร้างการรับส่งข้อมูล 2.0 ให้คุณทดสอบและดีบักอินเทอร์เฟซหน่วยความจําภายนอกของคุณผ่านรูปแบบการรับส่งข้อมูลและการทดสอบที่ปรับแต่งได้ โปรดดูคู่มือและวิดีโอต่อไปนี้สําหรับข้อมูลโดยละเอียดเกี่ยวกับวิธีการใช้คุณสมบัติ Traffic Generator 2.0 |
วิดีโอตัวสร้างการรับส่งข้อมูลตัวอย่าง EMIF | อุปกรณ์ Arria® 10 | เรียนรู้วิธีใช้รูปแบบการทดสอบที่แตกต่างกันบนตัวสร้างการรับส่งข้อมูล Arria 10 สําหรับอินเทอร์เฟซหน่วยความจําภายนอก |
การดีบักคู่มือผู้ใช้อินเทอร์เฟซหน่วยความจําหลายตัว | อุปกรณ์ Arria® 10 | สําหรับคําแนะนําแบบทีละขั้นตอนเกี่ยวกับวิธีการ daisy-chain อินเทอร์เฟซหน่วยความจําหลายตัวเพื่อให้เข้ากันได้กับชุดเครื่องมือดีบัก EMIF โปรดดูคู่มือผู้ใช้ต่อไปนี้ |
6.หลักสูตรการฝึกอบรม
อุปกรณ์ Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์ |
อุปกรณ์ Stratix® 10 | อุปกรณ์ Arria® 10 |
อุปกรณ์ Cyclone® 10 |
---|---|---|---|
คู่มือผู้ใช้ที่แนะนําเพิ่มเติม
สําหรับข้อมูลเกี่ยวกับทรัพย์สินทางปัญญา (IP) อินเทอร์เฟซหน่วยความจําภายนอก (EMIF) โปรดดูคู่มือผู้ใช้ EMIF IP ต่อไปนี้
อุปกรณ์ Agilex™ 7 F-ซีรีส์ และ I-ซีรีส์ |
อุปกรณ์ Agilex™ 7 M-ซีรีส์ |
อุปกรณ์ Agilex™ 5 และ Agilex™ 3 | Stratix® 10 อุปกรณ์ | อุปกรณ์ Arria® 10 |
อุปกรณ์ Cyclone® 10 |
---|---|---|---|---|---|
วิธีการเรียนรู้เกี่ยวกับปัญหาที่ทราบเกี่ยวกับ EMIF
สําหรับข้อมูลเกี่ยวกับปัญหาปัจจุบันและที่ทราบเกี่ยวกับ EMIF IP โปรดดูฐานความรู้:
เอกสารเพิ่มเติม
รายการอุปกรณ์ FPGA และคอลเลกชั่นผลิตภัณฑ์ที่ครอบคลุม ซึ่งแบ่งตามขั้นตอนวงจรชีวิตผลิตภัณฑ์
หลักสูตรการฝึกอบรมเพิ่มเติมสําหรับอินเทอร์เฟซหน่วยความจําภายนอก
สําหรับข้อมูลเพิ่มเติม ให้ค้นหาแหล่งข้อมูลต่อไปนี้: เอกสาร หลักสูตรการฝึกอบรม วิดีโอ ตัวอย่างการออกแบบ และฐานความรู้
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้