ซอฟต์แวร์การออกแบบ Quartus® Prime

สภาพแวดล้อมการออกแบบประสิทธิภาพสูงที่ใช้งานง่าย ตั้งแต่รายการ/การสังเคราะห์งานออกแบบไปจนถึงการปรับแต่งประสิทธิภาพ การตรวจสอบรับรอง และการจำลอง ซอฟต์แวร์การออกแบบ Quartus® Prime ก็ปลดล็อกขีดความสามารถที่เพิ่มขึ้นในอุปกรณ์ต่างๆ ที่มีองค์ประกอบลอจิกหลายล้านองค์ประกอบ ช่วยให้นักออกแบบมีแพลตฟอร์มที่เหมาะสมสำหรับตอบสนองโอกาสด้านการออกแบบในเจนเนอเรชั่นถัดไป

ทุกสิ่งที่คุณต้องการในงานออกแบบสำหรับเอฟพีจีเอ, SoC และ CPLD ของ Altera®

ดูว่าคุณสามารถออกแบบโดยใช้ซอฟต์แวร์การออกแบบ Quartus Prime ได้อย่างไร

มีอะไรใหม่ในเวอร์ชัน 25.1

อ่านบันทึกย่อประจำรุ่นล่าสุด

รองรับอุปกรณ์ Agilex

  • เพิ่มการสนับสนุนสําหรับ Agilex™ 3 FPGA C-ซีรีส์
  • การสนับสนุนเพิ่มเติมสําหรับอุปกรณ์ FPGA Agilex™ 5
  • การสนับสนุนอุปกรณ์เพิ่มเติมสําหรับ Agilex™ 7 FPGAs F, I, และ M-ซีรีส์

ปรับ ปรุง

  • การเพิ่มประสิทธิภาพในคอร์ Nios V/g
  • ลดพื้นที่ลง 8% ด้วย Nios คอร์ V/c
  • Ashling RiscFree VS Code Extension - พัฒนาด้วย Nios® V ในโค้ด VS
  • การออกแบบตัวอย่าง TinyML - เพิ่มการเรียนรู้ของเครื่องในการออกแบบ FPGA
  • Linux Reference Designs – รุ่นมาตรฐานและรุ่นปกติสําหรับการพัฒนา Linux
  • รองรับ Xen Hypervisor – รันแอปพลิเคชัน FPGA เสมือน
  • รองรับ RTOS – รองรับ Zephyr และ Bare Metal แล้ว FreeRTOS จะมาในเร็วๆ นี้
  • การปรับปรุงโปรแกรมติดตั้ง - การติดตั้งที่รวดเร็วและยืดหยุ่นมากขึ้นพร้อมการติดตั้งแบบขนานและการเลือกส่วนประกอบแบบไดนามิกเพื่อลดเวลาการตั้งค่าและเพิ่มประสิทธิภาพพื้นที่ดิสก์
  • การดีบักการสตรีม – การดีบักฮาร์ดแวร์ความเร็วสูงด้วยการถ่ายโอนข้อมูลแบบเรียลไทม์ที่มีประสิทธิภาพ สามารถกําหนดค่าผ่าน Signal Tap (STP)
  • Quartus Prime Pro 25.1 – แนะนําโมเดลการทํางาน (BFM) Altera แบบเนทีฟของ AXI4 เพื่อประสิทธิภาพการจําลองที่ดีขึ้นและการผสานรวมที่ง่ายดาย ช่วยให้สามารถเปลี่ยนแปลงได้อย่างราบรื่นโดยมีการเปลี่ยนแปลงน้อยที่สุด
  • การจําลอง IP ของโปรโตคอลตัวรับส่งสัญญาณที่ได้รับการปรับปรุง – การสนับสนุนที่ปรับปรุงใหม่สําหรับโปรโตคอล เช่น PCIe, Ethernet, Serial Lite และ JESD ด้วยรุ่นเบต้าสําหรับ Ethernet และ PCIe ใน 25.1 และการจําลองและการตรวจสอบที่เร็วขึ้นสูงสุด 50%

คุณสมบัติและการปรับปรุงอื่นๆ

  • Containerized Images for Quartus Prime Design Suite (QPDS): มีให้จาก Docker Hub เพื่อการปรับใช้ที่ง่ายขึ้นและความเข้ากันได้กับระบบคลาวด์
  • การปรับปรุงการวิเคราะห์เวลาคงที่ – การปิดการออกแบบที่ชาญฉลาดขึ้นพร้อมการจัดหมวดหมู่ความล้มเหลวที่ชัดเจนขึ้น การสรุปใหม่แยกเวลาและผลลัพธ์ของผู้ช่วยออกแบบ รองรับพาธไฟล์ SDC ที่เกี่ยวข้องเพื่อปรับปรุงการพอร์ต และการควบคุม MTBF ที่ละเอียดผ่านการปรับแต่งอัตราสลับ
  • การปรับปรุงการอนุมาน RAM – การรองรับการสังเคราะห์ที่ปรับปรุงใหม่ รวมถึงการอนุมานอัตโนมัติของ RAM 4 พอร์ตที่เรียบง่ายและการรองรับเต็มรูปแบบสําหรับการกําหนดค่าการเปิดใช้งานไบต์ (5, 8, 9 และ 10 บิต) ช่วยให้สามารถควบคุมการเขียนแต่ละไบต์ได้อย่างแม่นยําภายในหนึ่งคํา
  • ตัวกรองการค้นหาตัวค้นหาโหนดที่ปรับปรุงให้ดีขึ้นเพื่อรวมประเภทอินเทอร์เฟซต่างๆ เพื่อการค้นหาที่รวดเร็วขึ้น

มีอะไรใหม่ใน FPGA AI Suite เวอร์ชั่น 25.1

การสนับสนุนแพลตฟอร์มอุปกรณ์และการพัฒนา:

  • การสนับสนุน Agilex™ 3 Beta
    • สร้าง IP การอนุมานจาก FPGA AI Suite โดยใช้ Agilex™ 5 เป็นอุปกรณ์เป้าหมายในไฟล์กําหนดค่าซุ้มประตู
  • ตัวอย่างการรองรับการออกแบบบน Agilex™ 5 FPGA E-Series 065B Modular Development Kit
  • ตัวอย่างการออกแบบ SOC กับ ARM เป็นโฮสต์
  • การออกแบบตัวอย่างการแนบ JTAG แบบ Hostless
  • การสนับสนุนจํากัดระยะเวลาการเปิดตัว Quartus Prime Pro นาน 2 ปี

คุณสมบัติและการปรับปรุง FPGA AI Suite

  • การแปลงรูปแบบใหม่ที่ผสานรวมกับ IP การอนุมาน AI – รองรับการพับและการกําหนดค่ารันไทม์
  • ตัวประเมินประสิทธิภาพใช้อินพุตของผู้ใช้สําหรับแบนด์วิดท์หน่วยความจําภายนอกที่มีอยู่
  • ตัวประเมินประสิทธิภาพก่อนหน้านี้ใช้สมมติแบนด์วิดท์หน่วยความจําซึ่งผู้ใช้ไม่สามารถปรับได้
  • เป็นประโยชน์สําหรับผู้ใช้ที่ออกแบบอุปกรณ์ขนาดเล็ก เช่น Agilex 5/3 ซึ่งอาจมีแบนด์วิดท์หน่วยความจําที่จํากัด
  • FPGA AI Suite 25.1 เปลี่ยนไปใช้ OpenVINO 2024.6

อัปเดตโมเดล AI เครื่องมือ และการสร้างแบรนด์

  • รองรับรุ่น YoloV7
  • ระบุและหาตําแหน่งวัตถุภายในภาพหรือวิดีโอที่มีความแม่นยําและความเร็วสูง ที่ใช้ในการควบคุมคุณภาพอุตสาหกรรม, การเฝ้าระวัง, หุ่นยนต์ฯลฯของ
  • Altera ปรับแบรนด์ใหม่
  • ขณะนี้แพ็คเกจ RPM และ DEB "altera-fpga-ai-suite-<version>"
  • ตอนนี้ AI Suite จะติดตั้งลงใน '/opt/altera' แทนที่จะเป็น '/opt/intel'

มีอะไรใหม่สําหรับ FPGA IP ในเวอร์ชัน 25.1

ขอแนะนํา Agilex™ 3 IP

  • รองรับ I/O ที่ยืดหยุ่นพร้อมอินเทอร์เฟซแรงดันไฟฟ้าสูงและความเร็วสูง - MIPI D-PHY, 1.25 Gbps LVDS
  • ความสามารถในการถ่ายโอนข้อมูลที่แข็งแกร่ง - ตัวรับส่งสัญญาณ 12.5Gbps, PCIe 3.0 และ 10GE + MAC Hard IP ความหน่วงต่ํา 1GE
  • จัดการการถ่ายโอนข้อมูลระหว่างตําแหน่งหน่วยความจําที่ไม่ติดกันโดยไม่มีโอเวอร์เฮดของ CPU โดยใช้ sSGDMA IP
  • การถ่ายโอนข้อมูลความเร็วสูงความหน่วงต่ําสําหรับแอพพลิเคชั่นที่หลากหลายโดยใช้ SerialLite IV
  • การซิงโครไนซ์เวลาที่แม่นยําทั่วทั้งอุปกรณ์เครือข่ายพร้อมรองรับ TSE–1588
  • การสนับสนุนหน่วยความจําที่คุ้มค่าด้วย LPDDR4 สูงสุด 2133Mbps
  • การผสานรวมที่ราบรื่นกับโปรเซสเซอร์ Arm Cortex โดยใช้ HPS EMIF
  • คุณสมบัติการซิงโครไนซ์ที่แข็งแกร่งสําหรับตัวแปลงข้อมูลหลายตัวโดยใช้ JESD204B 12.5Gbps
  • การดีบักและการทดสอบลิงก์ตัวรับส่งสัญญาณที่ครอบคลุมโดยใช้ชุดเครื่องมือตัวรับส่งสัญญาณ
  • การประมวลผลภาพและวิดีโอความละเอียดสูงโดยใช้ชุด IP การประมวลผลวิดีโอและภาพ (VVP)

อัปเดต Agilex™ 5 IP

  • ขอแนะนํา LTPI: โปรโตคอลรุ่นใหม่สําหรับ DC-SCM 2.0 นําเสนอแบนด์วิดธ์ที่สูงขึ้นและความสามารถในการปรับขนาดสําหรับการสร้างอุโมงค์สัญญาณความเร็วต่ําที่ไร้รอยต่อ
  • การปรับการกําหนดค่าหลายรายการแบบเรียลไทม์โดยใช้การกําหนดค่าใหม่แบบไดนามิก - PMA-D
  • Multi-Channel Direct Memory Access (MCDMA) สําหรับ PCIe 3.0/4.0 x2/x4 รองรับทั้ง RP และ EP
  • การสื่อสารความหน่วงต่ําที่กําหนดได้ด้วย Ethernet TSN @ 10M/100M/1/2.5 G + SGMI
  • Interlaken @ 12.5Gbps ต่อเลนแบบอนุกรมที่เปิดตัวใน Agilex 5 D ซีรีส์
  • JESD204B สูงสุด 17.16Gbps พร้อมรองรับ UTK
  • โปรโตคอล JESD204C รวมอยู่ในโหมด Dual-Simplex

แหล่งข้อมูลเพิ่มเติม

ดาวน์โหลด

ดาวน์โหลด

รับชุดเครื่องมือเพื่อการออกแบบเอฟพีจีเอ Altera® ที่สมบูรณ์

ลิขสิทธิ์ซอฟต์แวร์

การออกสิทธิ์การใช้งาน

ดูวิธีรับไฟล์สิทธิ์การใช้งาน ตั้งค่าสิทธิ์การใช้งาน แก้ปัญหาสิทธิ์การใช้งา หรือเปลี่ยนแปลงข้อมูลสิทธิ์การใช้งาน

ซื้อ

ซื้อ

ค้นหาผู้จัดจำหน่ายในพื้นที่ซึ่งสามารถช่วยเหลือคุณในการซื้อซอฟต์แวร์เอฟพีจีเอ Altera®

การฝึกอบรม

การฝึกอบรม

หน้านี้แสดงหลักสูตรออนไลน์และหลักสูตรที่มีผู้อธิบายทั้งหมดที่พร้อมใช้งาน

คำถามที่พบบ่อยเกี่ยวกับซอฟต์แวร์การออกแบบ Quartus® Prime

ซอฟต์แวร์ Quartus® Prime ทำให้ได้เส้นทางขนส่งเร่งด่วนในการเปลี่ยนงานออกแบบเอฟพีจีเอ, SoC และ CPLD ของ Altera® ให้เกิดขึ้นได้จริง โดยให้เครื่องมือและคุณสมบัติที่จำเป็นสำหรับการช่วยเหลือในทุกขั้นตอนตั้งแต่รายการและการสังเคราะห์งานออกแบบไปจนถึงการปรับแต่งประสิทธิภาพ การตรวจสอบรับรอง และการจำลอง ดูรายละเอียดเพิ่มเติมที่โบรชัวร์ของซอฟต์แวร์ Quartus Prime

ซอฟต์แวร์ Quartus® Prime Pro Edition และซอฟต์แวร์ Standard Edition ต้องการใบอนุญาตแบบชําระเงิน แต่ Lite Edition ไม่มีใบอนุญาต การสมัครสมาชิกแบบโหนดตายตัวรองรับการเข้าถึง Pro Edition และ Standard Edition รวมถึง Questa*-Altera® FPGA Edition พร้อมการบํารุงรักษาหนึ่งปี เมื่อต้องการรับสิทธิ์การใช้งาน ให้ไปที่ ศูนย์สนับสนุนการให้สิทธิ์การใช้งาน FPGAของเรา

หากคุณพร้อมที่จะซื้อสิทธิ์การใช้งานหรือต้องการคุณสมบัติ FPGA และ SoC ขั้นสูง เช่น การสนับสนุนสําหรับ Agilex™, Stratix® 10, Arria® 10 และ Cyclone®ตระกูลอุปกรณ์ 10 LP ก่อนอื่นให้ซื้อสิทธิ์การใช้งานแบบชําระเงินจาก ศูนย์สนับสนุนสิทธิ์การใช้งาน FPGAของเรา
ในการเริ่มต้นใช้งานซอฟต์แวร์ Quartus® Prime Lite Edition เวอร์ชั่นฟรี หรือดาวน์โหลดเวอร์ชั่นที่มีสิทธิ์การใช้งาน ให้ไปที่รายการดาวน์โหลดซอฟต์แวร์ Quartus Prime

เปรียบเทียบผลิตภัณฑ์