FPGAสปอร์ต Intel® Arria® 10

ศูนย์นักพัฒนาFPGAจะจัดให้อยู่ในขั้นตอนมาตรฐานอุตสาหกรรม ซึ่งจะช่วยให้คุณมีแหล่งข้อมูลต่างๆ เพื่อการออกแบบIntel® FPGAของคุณให้เสร็จสมบูรณ์ แต่ละขั้นตอนการออกแบบมีรายละเอียดอยู่ในส่วนย่อยที่ขยายได้พร้อมลิงก์ที่ช่วยให้คุณสามารถเลือกและย้ายระหว่างซีรีส์อุปกรณ์เจนเนอเรชั่น 10 ต่างๆ

คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุการใช้งาน

Intel® Arria® 10 Core Fabric และ I/O อนาเธอ

Intel Arria 10 ของเครื่องในเครื่อง

Intel Arriaน้ําเงิน 10

Intel Arria 10 GX/GT Device Errata และทาสก์

ตัวส่งข้อมูลผู้ใช้ Intel Arria 10 PHY

ตัวแสดงความตึงของความอืดของความตึงหง่านของความตื่อและความอืดของอุปกรณ์ลูกข่าย Intel® Cyclone® 10 GX, Intel Arria 10 และ Intel® Stratix® 10

IP Core Intel FPGA I/O เฟสแบบล็อกของผู้ใช้ (Intel FPGA IOPLL)

แกน IP ของชิปIntel FPGAผู้ใช้

ผู้ใช้งาน IP Ip Ip Intel Arria 10

เอฟดีเอ 10: 10, 10, Intel Arria 10, 10, 2015

เอฟพีดีแอดมิน IP X33 Intel Arria 10

เครือข่ายการส่งมอบพลังงานในการใช้งานโดยผู้ใช้งาน (PDN) (PDN) 2.0

แกนIntel FPGA IPของมาเธอร์กัมมันตัมลิเคนลิเธนดั้ง

ผู้ใช้FPGAs Intel Arria 10 ตัวแสดงความคมนาคม

มาพร้อมค่ายวัดประสิทธิภาพIntel FPGA IP คอร์

การเชื่อมต่อแบบเชื่อมต่อกันแบบคู่ Intel Arria 10 GX, GT และตระกูลอุปกรณ์ SX

มาพร้อม IP IP แบบมาพร้อมความคมนาคมแบบมาพร้อมความคมIntel FPGA

คอร์ IP Intel FPGA ASMI แบบขนาน II

ผู้ใช้Intel FPGA ASMI Parallel IP Core

ผู้ใช้ INTEL FPGA Remote Update IP Core

งานแสดงสินค้าของ PHYLite

AN 556: การใช้งานในแบบใหม่ที่FPGAsของ Intel

AN 496: วิธีแก้ไขปัญหา IP ของราชานอดูลเลอติงติง

522: ส่วนต่อประชาคมใช้ได้กับการใช้งานบนตัวเลน LVDS Intel FPGAรองรับได้

756: Intel FPGA GPIO Intel FPGA

711: มีของใช้ได้ไม่อืด Intel Arria 10

728: Ip/O PLL และ Dynamic Phase Shift Intel Arria 10

737: ยุติบริการด้วยระบบจับภาพและIntel Arria SEU 10

AN 738: มีอุปกรณ์ให้Intel Arria 10

AN 742: การออกแบบอ้างอิงตัวควบคุม PMBus SmartVID

AN 370: ตัวแปลงเอนจิกซีเอนจิIntel FPGAสวิตชิ Intel® Quartus®ปเมนซิเคิลแบบ 370

การฝึกอบรมและวิดีโอ
อัปเซ็ตค่าไฟฟ้าของค่าไฟฟ้าสําหรับการใช้งานในIntel Arria 10
Intel FPGA Intel FPGAของ SEU ในการใช้งาน: ไม่รวมการประมวล
Intel Arria 10 ของอุปกรณ์: เป็นไปอย่างมีสมาพันธ์ & ข้อกําหนด
Intel Arria 10 ของอุปกรณ์: บทนํา & โครงการ
1 Intel Arria 0: ทะยานขึ้นและลงทะยานแบบทะยานขึ้น 10 สยายปีก
Intel Arria 10 พอร์ตของอุปกรณ์: PR IP Core และการไหลของโปรเจค
มีข้อมูลของเซิร์ฟเวอร์อยู่ FPGAs Intel Arria 10
พลิกคว่ังสําหรับเครื่องใช้แล้วส่งIntel Arria 10 FPGA
การสร้างเลเยอร์ PHY ของตัวรับส่งสัญญาณเจนเนอเรชั่น 10
เทอร์มิเนชั่นแนล Gigabit 28-nm
ส่วนต่อประกบกันและกันส่วนต่อประมานของส่วนที่ให้ Intel Arriaมาด้วย
การตอกบัตรของตัวรับส่งสัญญาณเจนเนอเรชั่น 10
NM, 28 nm และ 28 nm
เอฟIntel Arria 10

คู่มือผู้ใช้ / หมายเหตุการใช้งาน

อี เธอร์เน็ต

INTEL FPGAคอร์ IP ความเร็วสามเท่าของ INTEL

ผู้ใช้Intel FPGA Ethernet 10G MAC หน่วงงเหนียงดง

แกน IP อีเธอร์เน็ต 10 Intel Arria 10 25 Gbps

แกน IP อีเธอร์เน็ตผู้ใช้ 50 Gbps

IP Core Ethernet 100-Gbps สําหรับการใช้งานทั่วไปของ IP ผู้ใช้

IP Core Ethernet 40-Gbps สําหรับการใช้งานทั่วไปในการใช้งานทั่วไป

ตัวส่งข้อมูลผู้ใช้ Intel Arria 10 PHY

AN 585: รุ่นทดสอบอีเธอร์เน็ตความเร็วระดับสามเท่าสําหรับรุ่นทั่วไป

AN 647: เอฟพีเอ 647: เอฟพีเอ 647 เอฟพีเอ ไม่จํากัดการใช้งานเอฟพีเอและแบบเต็มพิภพแบบสามเท่า

AN 735: ไปป์ซิงเกิลอีเธอร์เน็ต 10G MAC IP แบบใช้ได้ทั่วไป, นําทางIntel FPGA

AN 808: จะส่งข้อมูลในจดหมาย 12 Intel Arria 10 ที่Intel Stratix 10 เครื่องที่ชื่อว่า 10-10-10-10G

AN 795: หลักการสําหรับการปรับตั้งค่าสําหรับระบบ 10G MAC IP Core สําหรับการใช้งานหลัก 10G ของ A10G และ 10G จะทํางานได้ไม่เสร็จตามการใช้งานของอุปกรณ์และIntel Arria 10

AN 699: ชุดเครื่องมือเครื่องมือ Intel FPGA Ethernet

AN 701: Ethernet 10G MAC หน่วงแฝงในดวงใจของดอลเจิมIntel Arria 10 1G/10G PHY

AN 794: Intel Arria 10 ได้ตั้ง 10 แอพเพื่อความสะดวกในการใช้งาน 10G MAC และ XAUI PHY

AN 744: aเอฟวัน เอนซอร์สเอนจ์เอนเทอร์เทเธนอลเอฟเอคัมโมเซิร์ฟออร์เซสเซอสําหรับเอฟเอนซิลิโคนออร์ส Intel Arria 10

คู่มือผู้ใช้
เสียงและวิดีโอ
แกน IP Intel FPGA SDI II ผู้ใช้
ตัวอย่างการออกแบบ
อินเทอร์เฟซหน่วยความจําภายนอก เวอร์ชัน

Intel Arria 10 DDR3 x40 แบบมาพร้อมตัวเสริม EMIF

15.0

การฝึกอบรมและวิดีโอ

อินเทอร์เฟซหน่วยความจําภายนอก

คู่มือสําหรับตัวประมาณค่าข้อมูลจําเพาะอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) ใหม่

บทช่วยสอนตัวเลือกอุปกรณ์อินเทอร์เฟซหน่วยความจําภายนอก

แนะนํา BluePrint Platform Designer สําหรับส่วนต่อประชาคมของหน่วยความจําส่วนที่ 1 ใน 2

แนะนํา BluePrint Platform Designer สําหรับส่วนต่อประชาคมของหน่วยความจําส่วนที่ 2 และ 2

DDR4 Ping Pong PHY

สร้างโดย Intel Arria 10 EMIF

หน่วยความจําหน่วยความจํา Intel Arria 10 แบบจํากัด Qsys แบบจํากัด

มิดเฟิลเฟิร์มเบสIntel Arria 10

Intel Arria 10 FPGA และ SoC EMIF

10 และ Intel Stratix Intel Arria 10 และ 10

IP สําหรับเครื่องแบบสหกรIntel Arria 10 EMIF

Intel Arria 10 ตัวเมทริคลิเธอลิฟทะยาน 10 ตัว

ผังเมืองผังเมืองผัง Intel FPGAเมือง

10.00.Intel Arria 00.00 น.

สร้างและส่งข้อมูลของตัวส่งข้อมูล Intel Arria 10 EMIF

มาเธอร์ซอฟต์Nios®ทะยาน Intel Arria 10

และตัวต่อตัวของยานอวบ 24 Intel Arria 10 หรือ 10 กัน

ส่วนที่ 1 ของไดรเวอร์อินเทอร์เฟซหน่วยความจําภายนอก

ส่วนที่ 2 ของไดรเวอร์อินเทอร์เฟซหน่วยความจําภายนอก

สร้างโดย RLDRAM3 EMIF สําหรับArria 10 และแบบอิมเมจแบบโมเดิร์น

Intel FPGA PHYLite Demo ขั้นที่ 1

Intel FPGA PHYLite Demo ขั้นที่ 2

IP INTEL FPGA PHYLite ของส่วนติดตั้งของส่วนต่อขยาย

IP PHYLite แบบเอฟพีไอเอแบบเอฟพีไลต์แบบเอฟพีทีเอ

Intel Arria 10 ของการสร้างการจําลองการใช้งาน PHYLite ในรุ่น PHYLite* 16.1

เอฟพีทีเอ ใหม่ เอฟพีแอล เอฟพีINTEL FPGA PHYLIte IP ใหม่เอฟพีแอลเอใหม่

ยุติความไม่สมบูรณ์ของความไม่สมบูรณ์ของงบดุลและทวิตของดุลพิณทักษ์Arria 10 / Intel Stratix 10 PHYLite

เอฟพีทีเอ 10 /S1 Intel FPGA 0 และ PHYLite

IP เอฟพีไอเอกําลังคว่่าเอฟพีไอเอ

10 Intel Arria 10 และ Intel Stratix 10

IP เมมเบสพอร์ต Intel Arria 10 IP

เอฟพีพีเอ Ip 14 และ 10 และ Intel Arria 10

IP Ip ไม่ได้ติดตั้งไว้บนตัวเครื่องโดยดีIntel Arria 10

คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุการใช้งาน

ในIntel Quartus Prime Standard Edition ฉบับที่ 3: และ

มาเธอร์ยูสตอปรุ่นใหม่ในรุ่นมาเธอร์เลอเดิล (Intel Quartus Prime Pro Edition)

รุ่นของจอเรสซิม*-Intel FPGA Edition

ผู้ใช้งาน ip Avalon®

IP การตรวจสอบผู้ใช้ Mentor Intel FPGA Edition AMBA* AXI3 และ AXI4

ประดับด้วยน้ําIntel FPGA

ModelSim - รุ่นยุติการจําลอง

IP ภาพของภาพจําลอง a8251

ip ภาพจําลอง a8259 ด้วยภาพ

IP ภาพประกอบ Reed-Solomon ของจําลอง

IP ภาพ Turbo ของมาเธอร์โบของมาเธอร์โบของมาเธอร์เคน

811: Intel Stratix 10 ที่ใช้กลยุทธ์การใช้งานระบบรางแบบ Avery BFM สําหรับ PCI Express* Gen3x16

AN 720: ปิดกั้น ASMI ในเครื่องมิดเซิล

AN 351: มาพร้อมมาเธอร์สเซสNios® II

AN 508: สวิทธิ์แอดวานซิเคน (SSN) Cyclone® III

AN 585: รุ่นทดสอบอีเธอร์เน็ตความเร็วระดับสามเท่าสําหรับรุ่นทั่วไป

ยุติIntel FPGAรุ่นรุ่น IBIS

ยุติการIntel FPGA

คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุการใช้งาน

นักประกวดลูกเก่ง: Intel Quartus Prime Pro Edition

การวิเคราะห์และการดีบักการออกแบบด้วยคอนโซลระบบ

การดีบักการออกแบบโดยใช้แหล่งข้อมูลและหัววัดในระบบ

ชุดคมนาคมที่เกี่ยวข้อง: Intel Quartus Prime Pro Edition

ตรวจสอบIntel Quartus Prime Standard Edition ฉบับที่ 3

IP Core FPGAเสมือนจริง INTEL FPGA (altera_virtual_jtag)

การวิเคราะห์และการดีบักการออกแบบด้วยคอนโซลระบบ

การดีบักซอฟต์แวร์ที่ปรับได้FPGAและการวิเคราะห์ประสิทธิภาพ

System Trace Macrocell Packs เป็นหลัก 117755555555555555555555555555555555555

ผู้ใช้งาน: ByteBlaster II

สายเคเบิลสายเคเบิล usb Intel FPGA

Intel FPGA Download Cable IIผู้ใช้

แอสเซทอีเธอร์เน็ตเบลสเตอร์

รองรับ BSDL

AN 827: เครื่องมือแบบรวมสําหรับการสร้างไฟล์การเขียนโปรแกรม

323: ตัววิเคราะห์ตรรกะแบบฝังตัว SignalTap II, ตัวสร้าง SOPC,

AN 446: ตัววิเคราะห์ Logic สําหรับดีมานNios® IIดีเอนจิก SignalTap II

AN 799: ดีดตัวต่อIntel Arria 10 ทะยานขึ้น 10 สปีดของหัวต่อ

AN 693: สําหรับอุปกรณ์ต่อพัสดุสําหรับอุปกรณ์ต่อพัสดุสําหรับ TCP/IP สําหรับIntel FPGA

AN 541: ชุดอุปกรณ์ต่อพ่วงสําหรับอุปกรณ์ต่อพ่วงรุ่นนี้

AN 543: รุ่นดีบัสเอฟเฟค Nios IIตัวต่อตัวต่อตัวเครื่องรุ่น Lauterbach

AN 585: รุ่นทดสอบอีเธอร์เน็ตความเร็วระดับสามเท่าสําหรับรุ่นทั่วไป

AN 624: 624: เลอ กยุติการกักขังโดยวิธีแก้ไขปัญหา TCP/IP

การฝึกอบรมและวิดีโอ

ดีแทค และ 1 FPGAใช้ได้ที่ JTAG

ดีบักกรีความคล่องตัวของ GTAG

IP Ip ไม่ได้ติดตั้งไว้บนตัวเครื่องโดยดีIntel Arria 10

ภาพรวมฮาร์ดแวร์ SoC: การจัดการระบบ ดีบักและอุปกรณ์ต่อพ่วงอเนกประสงค์

จัดให้มีแววส์ควอร์ตัส®ต่อ

ตัวแบ่งส่วนข้อมูลในแวดวงการบันเทิง

Quartus In Systems Sources และขั้นตอนดีบักหัววัด

มาพร้อม FDT ที่ U-Boot Console และ U-Boot

การตั้งค่าเริ่มต้นที่ Quartus Floating (Quartus Floating) ของ Quartus

Quartus II Netlist: รุ่นที่ใช้งานในโปรแกรมแก้ไขด่วนพิเศษ (ดีเอฟพี) และรุ่นเริ่มต้น

เอฟIntel Arria 10

มาเธอร์ซอฟต์Nios®ทะยาน Intel Arria 10

มาเธอร์ทIntel FPGA สนง.ทรานสปอต เงยหน้าใหม่

เอฟพียู, เอฟพีเอ, เอฟพีเอ, Intel FPGA Quartus II

บัลเลอร์ usb Blaster และ JTAG เพื่อFPGAs Intel

SoC Preloader ด้วยตัวสร้างตัวทําความดีชุดทําข่าว ARM* DS-5*

มีระบบปราบปรามและระบบกันน้ํา Intel FPGAพร้อมด้วยตัววัดความคมนาคม

รูปก้องสุดหลอมรวมอยู่รอดในแบบ Qsys และ Bare Metal Nios

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้