ศูนย์นักพัฒนา Cyclone® 10 FPGA
FPGA Developer Center ได้รับการจัดระเบียบตามขั้นตอนมาตรฐานอุตสาหกรรม ซึ่งให้แหล่งข้อมูลที่หลากหลายเพื่อทําให้การออกแบบ Intel® FPGA ของคุณสมบูรณ์แบบ ขั้นตอนการออกแบบแต่ละขั้นตอนมีรายละเอียดในส่วนย่อยที่ขยายได้พร้อมลิงก์ที่ช่วยให้คุณเลือกและย้ายระหว่างอุปกรณ์เจนเนอเรชั่น 10 ต่างๆ
1. ข้อมูลอุปกรณ์
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุแอปพลิเคชัน |
---|
Intel® Cyclone® 10 LP |
คู่มือ Intel® Cyclone® 10 LP Core Fabric และ I/O อเนกประสงค์ |
คู่มือผู้ใช้ตัวรับส่งสัญญาณ / ตัวรับสัญญาณ IP คอร์ LVDS SERDES |
AN 447: การเชื่อมต่ออุปกรณ์ Intel FPGA กับระบบ LVTTL/LVCMOS I/O 3.3/3.0/2.5 V |
AN 522: การปรับใช้อินเตอร์เฟซ Bus LVDS ในตระกูลอุปกรณ์ Intel FPGA ที่รองรับ |
AN 370: การใช้ Intel FPGA Serial Flash Loader กับซอฟต์แวร์ Intel Quartus® Prime |
ตัวอย่างการออกแบบ |
---|
Intel® Cyclone® 10 GX |
Intel® Cyclone® 10 LP |
การฝึกอบรมและวิดีโอ |
---|
Intel® Cyclone® 10 GX |
Intel® Cyclone® 10 GX |
วิธีการเขียนโปรแกรม Cyclone 10 LP ด้วยสองภาพการกําหนดค่า ส่วนที่ 1 |
ชุดพัฒนา |
---|
Intel® Cyclone® 10 GX |
Intel® Cyclone® 10 GX |
วิกิ Intel FPGA |
---|
Intel® Cyclone® 10 GX |
2.โปรโตคอลอินเตอร์เฟซ
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุแอปพลิเคชัน |
---|
อี เธอร์เน็ต |
AN 585: การดีบักการจําลองโดยใช้ Triple Speed Ethernet Testbench |
AN 735: แนวทางการย้ายคอร์ IP MAC Ethernet 10G การหน่วงเวลาต่ํา Altera® |
คู่มือผู้ใช้ |
---|
การประมวลผลสัญญาณดิจิตอล (DSP) |
วิดีโอเริ่มใช้งานฉบับย่อ |
---|
IP แบบอนุกรมอื่นๆ |
วิกิ Intel FPGA |
---|
อินเทอร์เฟซหน่วยความจําภายนอก |
3.การวางแผนการออกแบบ
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุแอปพลิเคชัน |
---|
คู่มือผู้ใช้ Platform Designer (Intel® Quartus® Prime Pro Edition) |
4.รายการการออกแบบ
เอกสาร
ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition นําเสนอการสังเคราะห์ที่สมบูรณ์ซึ่งช่วยให้คุณเข้าสู่การออกแบบของคุณด้วยความยืดหยุ่นสูงสุด ถ้าคุณเพิ่งเริ่มใช้ภาษาเหล่านี้ คุณสามารถใช้ตัวอย่างออนไลน์หรือเทมเพลตในตัวเพื่อเริ่มต้นใช้งาน
ซอฟต์แวร์ Intel Quartus Prime Pro Edition มีแม่แบบ Verilog และ VHDL ของโครงสร้างที่ใช้บ่อย สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้แม่แบบเหล่านี้ โปรดดูที่ส่วน "การใช้แม่แบบ HDL ที่ให้มา" ของ คู่มือ Intel Quartus Prime Pro
ซอฟต์แวร์การออกแบบ Intel® Quartus® Prime ยังมาพร้อมกับ Intel® High Level Synthesis Compiler ที่สังเคราะห์ฟังก์ชัน C++ เป็นการใช้งาน RTL ที่ปรับให้เหมาะสมสําหรับผลิตภัณฑ์ Intel® FPGA
ดาวน์โหลดซอฟต์แวร์ |
---|
ศูนย์ดาวน์โหลดสําหรับซอฟต์แวร์ Intel® Quartus® Prime ทุกเวอร์ชัน |
5.การจําลองและการตรวจสอบ
เอกสาร
6. การปรับใช้และการเพิ่มประสิทธิภาพ
เอกสาร
7.การวิเคราะห์การกําหนดเวลา
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุแอปพลิเคชัน |
---|
คู่มือผู้ใช้ Timing Analyzer: Intel Quartus Prime Pro Edition |
AN 366: ทําความเข้าใจเกี่ยวกับเวลาเอาต์พุต I/O สําหรับอุปกรณ์ Altera® |
AN 433: การจํากัดและการวิเคราะห์อินเทอร์เฟซแหล่งการซิงโครไนซ์ |
8. การดีบักบนชิป
เอกสาร
วิกิ Intel FPGA |
---|
ดาวน์โหลดซอฟต์แวร์ |
---|
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้