คู่มือผู้ใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro และ Standard

คําอธิบายรุ่นของคู่มือผู้ใช้
1. เริ่มต้นใช้งาน แนะนําคุณสมบัติพื้นฐาน ไฟล์ และโฟลว์การออกแบบของซอฟต์แวร์ Intel Quartus Prime Pro Edition รวมถึงการจัดการโครงการ Intel Quartus Prime Pro Edition และทรัพย์สินทางปัญญา (IP) ข้อควรพิจารณาในการวางแผนการออกแบบเบื้องต้น และการย้ายโครงการจากซอฟต์แวร์เวอร์ชั่นก่อนหน้า
2. ตัวออกแบบแพลตฟอร์ม อธิบายวิธีสร้างและปรับแต่งระบบโดยใช้ Platform Designer ซึ่งเป็นเครื่องมือการรวมระบบที่ลดความซับซ้อนในการรวมคอร์ IP ที่กําหนดเองในโครงการของคุณ Platform Designer จะสร้างตรรกะการเชื่อมต่อระหว่างกันโดยอัตโนมัติเพื่อเชื่อมต่อฟังก์ชัน IP และระบบย่อย
3. คําแนะนําในการออกแบบ อธิบายแนวทางการออกแบบที่ดีที่สุดสําหรับการออกแบบFPGAsด้วยซอฟต์แวร์ Intel Quartus Prime Pro Edition สไตล์การเขียนโค้ด HDL และแนวทางการออกแบบที่ซิงโครนัสสามารถส่งผลกระทบต่อประสิทธิภาพการออกแบบได้อย่างมาก การทําตามสไตล์การเข้ารหัส HDL ที่แนะนําช่วยให้มั่นใจได้ว่าการสังเคราะห์ซอฟต์แวร์ Intel Quartus Prime Pro Edition จะปรับการออกแบบของคุณในฮาร์ดแวร์อย่างเหมาะสมที่สุด
4. คอมไพเลอร์ อธิบายวิธีการตั้งค่า รัน และปรับแต่งสําหรับทุกขั้นตอนของคอมไพเลอร์ซอฟต์แวร์ Intel Quartus Prime Pro Edition คอมไพเลอร์จะสังเคราะห์ สถานที่ และกําหนดเส้นทางการออกแบบของคุณก่อนสร้างไฟล์การเขียนโปรแกรมอุปกรณ์
5. การเพิ่มประสิทธิภาพการออกแบบ อธิบายการตั้งค่าซอฟต์แวร์ เครื่องมือ และเทคนิค Intel Quartus Prime Pro Edition ที่คุณสามารถใช้เพื่อให้ได้ประสิทธิภาพการออกแบบสูงสุดใน Intel® FPGAs เทคนิคได้แก่ การเพิ่มประสิทธิภาพรายการเน็ตลิสต์การออกแบบ โดยกล่าวถึงห่วงโซ่ที่สําคัญที่จํากัดการปิดการกําหนดเวลาและการเพิ่มประสิทธิภาพการใช้ทรัพยากรอุปกรณ์
6. โปรแกรมเมอร์ อธิบายการทํางานของโปรแกรมเมอร์ซอฟต์แวร์ Intel Quartus Prime Pro Edition ซึ่งช่วยให้คุณสามารถกําหนดค่าFPGAs Intel และตั้งโปรแกรม CPLD และอุปกรณ์กําหนดค่าผ่านการเชื่อมต่อกับIntel FPGA Download Cable
7. การออกแบบที่ใช้บล็อก อธิบายโฟลว์การออกแบบที่ใช้บล็อก หรือที่เรียกว่าโฟลว์การออกแบบแบบแยกส่วนหรือแบบลําดับชั้น โฟลว์ขั้นสูงเหล่านี้ช่วยให้สามารถเก็บรักษาบล็อกการออกแบบ (หรือตรรกะที่ประกอบด้วยอินสแตนซ์การออกแบบตามลําดับชั้น) ภายในโครงการ และนําบล็อกการออกแบบมาใช้ใหม่ในโครงการอื่นๆ
8. การกําหนดค่าใหม่บางส่วน อธิบายการกําหนดค่าบางส่วนใหม่ ซึ่งเป็นขั้นตอนการออกแบบขั้นสูงที่ช่วยให้คุณสามารถกําหนดค่าส่วนของFPGAแบบไดนามิกได้ในขณะที่การออกแบบFPGAที่เหลืออยู่ยังคงทํางานอยู่ กําหนดหลายหลักเกณฑ์สําหรับภูมิภาคการออกแบบเฉพาะโดยไม่ส่งผลกระทบต่อการทํางานในพื้นที่อื่นๆ
9. การจําลองของบริษัทอื่น อธิบายการรองรับการจําลองการออกแบบระดับ RTL และ Gate สําหรับเครื่องมือการจําลองของบริษัทอื่นโดย Aldec*, Cadence*, Mentor Graphics* และ Synopsys* ที่ช่วยให้คุณสามารถตรวจสอบพฤติกรรมการออกแบบก่อนการเขียนโปรแกรมอุปกรณ์ ประกอบด้วยการสนับสนุนโปรแกรมจําลอง โฟลว์การจําลอง และการจําลองIntel FPGA IP
10. การสังเคราะห์ของบุคคลที่สาม อธิบายการสนับสนุนสําหรับการสังเคราะห์อุปกรณ์เสริมของการออกแบบของคุณในเครื่องมือสังเคราะห์ของบุคคลที่สามโดย Mentor Graphics and Synopsys ประกอบด้วยขั้นตอนการออกแบบ คําอธิบายไฟล์ที่สร้างขึ้น และแนวทางการสังเคราะห์
11. เครื่องมือดีบัก อธิบายกลุ่มผลิตภัณฑ์ซอฟต์แวร์ Intel Quartus Prime Pro Edition ในเครื่องมือการดีบักการออกแบบระบบเพื่อการตรวจสอบการออกแบบของคุณแบบเรียลไทม์ เครื่องมือเหล่านี้ให้การมองเห็นตามการกําหนดเส้นทาง (หรือ "การแตะ") ในการออกแบบของคุณเพื่อดีบักตรรกะ เครื่องมือเหล่านี้ประกอบด้วยคอนโซลระบบ, ตัววิเคราะห์ลอจิก Signal Tap, ชุดเครื่องมือตัวรับส่งสัญญาณ, ตัวแก้ไขเนื้อหาหน่วยความจําในระบบ และแหล่งข้อมูลในระบบและตัวแก้ไขหัววัด
12. ตัววิเคราะห์เวลา อธิบายหลักการวิเคราะห์เวลาแบบคงที่พื้นฐานและการใช้ตัววิเคราะห์เวลาซอฟต์แวร์ Intel Quartus Prime Pro Edition เครื่องมือวิเคราะห์เวลาแบบ ASIC ที่มีประสิทธิภาพซึ่งตรวจสอบประสิทธิภาพการกําหนดเวลาของตรรกะทั้งหมดในการออกแบบของคุณโดยใช้ข้อจํากัด การวิเคราะห์และการรายงานมาตรฐานอุตสาหกรรม
13. การวิเคราะห์พลังงานและการเพิ่มประสิทธิภาพ อธิบายเครื่องมือวิเคราะห์พลังงานซอฟต์แวร์ Intel Quartus Prime Pro Edition ที่ให้การประเมินการใช้พลังงานของอุปกรณ์ได้อย่างแม่นยํา ประมาณการการใช้พลังงานของอุปกรณ์ในการพัฒนางบประมาณพลังงานและพาวเวอร์ซัพพลายการออกแบบ ตัวควบคุมแรงดันไฟฟ้า ฮีทซิงค์ และระบบระบายความร้อน
14. ข้อจํากัดด้านการออกแบบ อธิบายข้อจํากัดด้านเวลาและตรรกะที่มีอิทธิพลต่อวิธีที่คอมไพเลอร์นําการออกแบบของคุณไปใช้ เช่น การกําหนดพิน ตัวเลือกอุปกรณ์ ตัวเลือกลอจิก และข้อจํากัดด้านเวลา ใช้ Interface Planner เพื่อต้นแบบการใช้งานอินเทอร์เฟซ วางแผนนาฬิกา และกําหนดแผนผังอุปกรณ์ตามกฎหมายอย่างรวดเร็ว ใช้ Pin Planner เพื่อแสดงภาพ ปรับเปลี่ยน และตรวจสอบการบ้าน I/O ทั้งหมดในรูปแบบกราฟิกที่ใช้แสดงอุปกรณ์เป้าหมาย
15. เครื่องมือออกแบบ PCB อธิบายการสนับสนุนเครื่องมือการออกแบบ PCB ของบริษัทอื่นโดย Mentor Graphics และ Cadence รวมถึงข้อมูลเกี่ยวกับการวิเคราะห์ความสมบูรณ์ของสัญญาณและการจําลองด้วยโมเดล HSPICE และ IBIS
16. เขียน สคริปต์ อธิบายการใช้สคริปต์บรรทัดคําสั่งและ Tcl เพื่อควบคุมซอฟต์แวร์ Intel Quartus Prime Pro Edition และดําเนินการฟังก์ชันที่หลากหลาย เช่น การจัดการโครงการ การระบุข้อจํากัด การเรียกใช้งานการวิเคราะห์การคอมไพล์หรือเวลา หรือสร้างรายงาน

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้