DSP Builder

ภาพรวม

DSP Builder ช่วยให้สามารถปรับใช้การออกแบบ DSP ได้อย่างมีประสิทธิภาพและประสิทธิผลสูง ทําให้ได้ประโยชน์กับแอปพลิเคชัน เช่น ปัญญาประดิษฐ์ เรดาร์ การสื่อสารแบบไร้สายและแบบมีสาย การถ่ายภาพทางการแพทย์ และการควบคุมมอเตอร์ รองรับกลุ่มผลิตภัณฑ์อุปกรณ์ Agilex™ FPGA Stratix® 10, Arria® 10 และ Cyclone®อุปกรณ์ 10 GX

เริ่มต้น

ลําดับการติดตั้งที่จําเป็น:

  1. MathWorks MATLAB และ Simulink
  2. ซอฟต์แวร์การออกแบบ Quartus® Prime
  3. DSP Builder

ขั้นที่ 1

DSP Builder ต้องใช้ซอฟต์แวร์ MathWorks เรียนรู้วิธี เพิ่มสิทธิ์การใช้งาน DSP Builder ไปยังการติดตั้ง MATLAB ของคุณ

ติดต่อ MathWorks เพื่อรับสิทธิ์การใช้งานซอฟต์แวร์ทดลองใช้ 30 วัน

รับสิทธิ์การใช้งานการประเมิน

ขั้นตอนที่ 2

ดาวน์โหลดและติดตั้งซอฟต์แวร์การออกแบบ Quartus® Prime ล่าสุด

ดาวน์โหลดซอฟต์แวร์การออกแบบ Quartus® Prime

ขั้นตอนที่ 3

ดาวน์โหลดและติดตั้ง DSP Builder:

ไปที่ดาวน์โหลด

แสดงเพิ่ม แสดงน้อยลง

การรวมเครื่องมือ

Simulink (Mathworks)

DSP Builder สามารถทํางานร่วมกันได้กับบล็อกเซ็ต Simulink อื่นๆ คุณสามารถใช้ชุดบล็อก Simulink พื้นฐานเพื่อสร้าง testbenches แบบโต้ตอบซึ่งช่วยให้คุณสามารถเปรียบเทียบพฤติกรรมของการออกแบบ DSP Builder ของคุณกับผลลัพธ์อ้างอิงที่คุณให้

ซอฟต์แวร์การออกแบบ Quartus® Prime

DSP Builder ให้คุณสร้างเส้นทางข้อมูล DSP ประสิทธิภาพสูงความเร็วสูงด้วยการแทรกรีจิสเตอร์ไปป์ไลน์อัตโนมัติ จากนั้น คุณใช้ซอฟต์แวร์การออกแบบ Quartus Prime เพื่อดําเนินการสังเคราะห์และกําหนดเส้นทางให้เสร็จสําหรับอุปกรณ์ FPGA เป้าหมายของคุณ

ตัวออกแบบแพลตฟอร์ม

DSP Builder สร้างอินเทอร์เฟซ conduit และไฟล์คําอธิบายส่วนประกอบ (hw.tcl) สําหรับการออกแบบแต่ละรายการ DSP Builder จะสร้างอินเทอร์เฟซที่แมปหน่วยความจําเฉพาะในกรณีที่การออกแบบมีบล็อกอินเทอร์เฟซหรือบล็อกหน่วยความจําภายนอกเท่านั้น DSP Builder ยังสามารถสร้างอินเทอร์เฟซการสตรีม Avalon® ไฟล์ hw.tcl สามารถแสดงบัสของโปรเซสเซอร์สําหรับการเชื่อมต่อใน Platform Designer

ซอฟต์แวร์ Questa*-Intel® FPGA Edition

หาก Questa executable อยู่ในเส้นทางของคุณคุณสามารถเรียกใช้โปรแกรมจําลอง Questa จากภายใน DSP Builder โฟลว์ testbench อัตโนมัติสร้างและเรียกใช้สคริปต์การทดสอบซึ่งช่วยให้คุณสามารถเปรียบเทียบผลการจําลอง Simulink ด้วยเอาต์พุตตัวจําลอง RTL ที่จําลอง HDL ที่สร้าง

แสดงเพิ่ม แสดงน้อยลง

การสนับสนุน

การสนับสนุนด้านเอกสาร

อ่านเอกสารเกี่ยวกับ DSP เพื่อรับข้อมูลเพิ่มเติม

การสนับสนุนด้านสิทธิ์การใช้งาน

รับข้อมูลการสนับสนุนสิทธิ์การใช้งานที่ Intel® FPGA ศูนย์สนับสนุนสิทธิ์การใช้งาน

คอร์ IP DSP

เรียกดู DSP IP ที่มีอยู่

แสดงเพิ่ม แสดงน้อยลง

แหล่งข้อมูลเพิ่มเติม

ดาวน์โหลด

ดาวน์โหลด

รับชุดเครื่องมือเพื่อการออกแบบเอฟพีจีเอ Altera® ที่สมบูรณ์

ลิขสิทธิ์ซอฟต์แวร์

การออกสิทธิ์การใช้งาน

ดูวิธีรับไฟล์สิทธิ์การใช้งาน ตั้งค่าสิทธิ์การใช้งาน แก้ปัญหาสิทธิ์การใช้งา หรือเปลี่ยนแปลงข้อมูลสิทธิ์การใช้งาน

ซื้อ

ซื้อ

ค้นหาผู้จัดจำหน่ายในพื้นที่ซึ่งสามารถช่วยเหลือคุณในการซื้อซอฟต์แวร์เอฟพีจีเอ Altera®

การฝึกอบรม

การฝึกอบรม

หน้านี้แสดงหลักสูตรออนไลน์และหลักสูตรที่มีผู้อธิบายทั้งหมดที่พร้อมใช้งาน