DSP Builder สำหรับเอฟพีจีเอ Intel®
ภาพรวม
คุณสมบัติ
ให้ความสะดวกในการใช้งาน
- ดําเนินการโยกย้ายการออกแบบปุ่มกดไปยังบล็อก DSP จุดลอยตัวและคงที่ที่ชุบแข็งในตระกูลอุปกรณ์ Arria® 10, Stratix® 10 และ Agilex™
- สร้างโครงการและสคริปต์การตรวจสอบโดยอัตโนมัติสําหรับซอฟต์แวร์การออกแบบ Quartus® Prime, Timing Analyzer, Platform Designer และ Questa*-Intel® FPGA Edition
- สร้างตารางการใช้ทรัพยากรสําหรับการออกแบบของคุณโดยไม่จําเป็นต้องคอมไพล์ Quartus® Prime
ช่วยลดเวลาการออกแบบให้สำเร็จ
- ทําการเพิ่มประสิทธิภาพการสังเคราะห์ระดับสูง การแทรกไปป์ไลน์อัตโนมัติ และการปรับสมดุล และการแมปฮาร์ดแวร์เป้าหมาย
- ใช้ข้อจํากัดสัญญาณนาฬิกาของระบบที่ระบุโดยนักออกแบบเพื่อควบคุมการสร้างไปป์ลินอัตโนมัติและการมัลติเพล็กซ์/พับแบบแบ่งเวลา
- เข้าถึง FFT, FIRs และฟังก์ชันทางคณิตศาสตร์ขั้นสูงที่กําหนดค่าได้สูง
- นําเข้า RTL ไปยังสภาพแวดล้อม MathWorks MATLAB/Simulink ของคุณสําหรับการจําลองร่วมและการสร้างโค้ด
- สร้างสถาปัตยกรรมโปรเซสเซอร์หน่วยลอจิกเลขคณิต (ALU) แบบกําหนดเองจากการออกแบบอัตราข้อมูลแบนราบด้วย ALU folding
เริ่มต้น
ลําดับการติดตั้งที่จําเป็น:
- MathWorks MATLAB และ Simulink
- ซอฟต์แวร์การออกแบบ Quartus® Prime
- DSP Builder for Intel® FPGAs.
ขั้นที่ 1
DSP Builder for Intel FPGAs ต้องใช้ซอฟต์แวร์ MathWorks เรียนรู้วิธี เพิ่มสิทธิ์การใช้งาน DSP Builder ไปยังการติดตั้ง MATLAB ของคุณ
ติดต่อ MathWorks เพื่อรับสิทธิ์การใช้งานซอฟต์แวร์ทดลองใช้ 30 วัน
การรวมเครื่องมือ
Simulink (Mathworks)
DSP Builder สามารถทํางานร่วมกันได้กับบล็อกเซ็ต Simulink อื่นๆ คุณสามารถใช้ชุดบล็อก Simulink พื้นฐานเพื่อสร้าง testbenches แบบโต้ตอบซึ่งช่วยให้คุณสามารถเปรียบเทียบพฤติกรรมของการออกแบบ DSP Builder ของคุณกับผลลัพธ์อ้างอิงที่คุณให้
ซอฟต์แวร์การออกแบบ Quartus® Prime
DSP Builder ให้คุณสร้างเส้นทางข้อมูล DSP ประสิทธิภาพสูงความเร็วสูงด้วยการแทรกรีจิสเตอร์ไปป์ไลน์อัตโนมัติ จากนั้น คุณใช้ซอฟต์แวร์การออกแบบ Quartus Prime เพื่อดําเนินการสังเคราะห์และกําหนดเส้นทางให้เสร็จสําหรับอุปกรณ์ FPGA เป้าหมายของคุณ
ตัวออกแบบแพลตฟอร์ม
DSP Builder สร้างอินเทอร์เฟซ conduit และไฟล์คําอธิบายส่วนประกอบ (hw.tcl) สําหรับการออกแบบแต่ละรายการ DSP Builder จะสร้างอินเทอร์เฟซที่แมปหน่วยความจําเฉพาะในกรณีที่การออกแบบมีบล็อกอินเทอร์เฟซหรือบล็อกหน่วยความจําภายนอกเท่านั้น DSP Builder ยังสามารถสร้างอินเทอร์เฟซการสตรีม Avalon® ไฟล์ hw.tcl สามารถแสดงบัสของโปรเซสเซอร์สําหรับการเชื่อมต่อใน Platform Designer
ซอฟต์แวร์ Questa*-Intel® FPGA Edition
หาก Questa executable อยู่ในเส้นทางของคุณคุณสามารถเรียกใช้โปรแกรมจําลอง Questa จากภายใน DSP Builder โฟลว์ testbench อัตโนมัติสร้างและเรียกใช้สคริปต์การทดสอบซึ่งช่วยให้คุณสามารถเปรียบเทียบผลการจําลอง Simulink ด้วยเอาต์พุตตัวจําลอง RTL ที่จําลอง HDL ที่สร้าง
การสนับสนุน
การสนับสนุนด้านเอกสาร
อ่านเอกสารเกี่ยวกับ DSP เพื่อรับข้อมูลเพิ่มเติม
การสนับสนุนด้านสิทธิ์การใช้งาน
รับข้อมูลการสนับสนุนสิทธิ์การใช้งานที่ Intel® FPGA ศูนย์สนับสนุนสิทธิ์การใช้งาน
คอร์ IP DSP
เรียกดู DSP IP ที่มีอยู่
แหล่งข้อมูลเพิ่มเติม
ดาวน์โหลด
รับชุดเครื่องมือเพื่อการออกแบบเอฟพีจีเอ Altera® ที่สมบูรณ์
การออกสิทธิ์การใช้งาน
ดูวิธีรับไฟล์สิทธิ์การใช้งาน ตั้งค่าสิทธิ์การใช้งาน แก้ปัญหาสิทธิ์การใช้งา หรือเปลี่ยนแปลงข้อมูลสิทธิ์การใช้งาน
ซื้อ
ค้นหาผู้จัดจำหน่ายในพื้นที่ซึ่งสามารถช่วยเหลือคุณในการซื้อซอฟต์แวร์เอฟพีจีเอ Altera®
การฝึกอบรม
หน้านี้แสดงหลักสูตรออนไลน์และหลักสูตรที่มีผู้อธิบายทั้งหมดที่พร้อมใช้งาน