ศูนย์นักพัฒนา Stratix® 10 FPGA
FPGA Developer Center ได้รับการจัดระเบียบตามขั้นตอนมาตรฐานอุตสาหกรรม ซึ่งให้แหล่งข้อมูลที่หลากหลายเพื่อทําให้การออกแบบ FPGA ของคุณสมบูรณ์แบบ ขั้นตอนการออกแบบแต่ละขั้นตอนมีรายละเอียดในส่วนย่อยที่ขยายได้พร้อมลิงก์ที่ช่วยให้คุณเลือกและย้ายระหว่างอุปกรณ์เจนเนอเรชั่น 10 ต่างๆ
1. ข้อมูลอุปกรณ์
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุแอปพลิเคชัน |
---|
แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Stratix® 10 GX, MX และ SX |
คู่มือผู้ใช้บล็อกอาร์เรย์ลอจิก Stratix® 10 และโมดูลลอจิกแบบปรับได้ |
AN 766: แนวทางการออกแบบเลย์เอาต์ของอินเทอร์เฟซสัญญาณความเร็วสูง Stratix® 10 |
2.โปรโตคอลอินเตอร์เฟซ
เอกสาร
หมายเหตุของแอพพลิเคชั่น |
---|
IP แบบอนุกรมอื่นๆ |
AN 804: การปรับใช้การออกแบบมัลติลิงก์ Stratix® ADC JESD204B พร้อม JESD204B RX IP Core |
คู่มือผู้ใช้ |
---|
ตัวรับส่งสัญญาณ PHY |
คู่มือผู้ใช้ |
---|
การประมวลผลสัญญาณดิจิตอล (DSP) |
คู่มือผู้ใช้ตัวอย่างการออกแบบ |
---|
PCI Express* |
คู่มือผู้ใช้ตัวอย่างการออกแบบ Stratix® 10 Avalon®-MM Hard IP สําหรับ PCIe* |
คู่มือผู้ใช้ตัวอย่างการออกแบบ Stratix® 10 Avalon-ST Hard IP สําหรับ PCIe |
3.การวางแผนการออกแบบ
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุแอปพลิเคชัน |
---|
การฝึกอบรมและวิดีโอ |
---|
4.รายการการออกแบบ
เอกสาร
ซอฟต์แวร์ Quartus® Prime Pro Edition นําเสนอการสังเคราะห์ที่สมบูรณ์ซึ่งช่วยให้คุณสามารถป้อนการออกแบบของคุณด้วยความยืดหยุ่นสูงสุด ถ้าคุณเพิ่งเริ่มใช้ภาษาเหล่านี้ คุณสามารถใช้ตัวอย่างออนไลน์หรือเทมเพลตในตัวเพื่อเริ่มต้นใช้งาน
ซอฟต์แวร์ Quartus® Prime Pro Edition มีแม่แบบ Verilog และ VHDL ของโครงสร้างที่ใช้บ่อย สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้แม่แบบเหล่านี้ โปรดดูที่ส่วน "การใช้แม่แบบ HDL ที่ให้มา" ของคู่มือ Quartus® Prime Pro
ซอฟต์แวร์การออกแบบ Quartus® Prime ยังมาพร้อมกับ High Level Synthesis Compiler ซึ่งสังเคราะห์ฟังก์ชัน C++ เป็นการใช้งาน RTL ที่ปรับให้เหมาะสมสําหรับผลิตภัณฑ์ FPGA
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / เอกสารข้อมูล |
---|
คู่มือผู้ใช้คําแนะนําในการออกแบบ: Quartus® Prime Pro Edition |
คู่มือเริ่มต้นใช้งานสําหรับเริ่มต้นใช้งานคอมไพเลอร์การสังเคราะห์ระดับสูง |
คู่มือแนวทางปฏิบัติที่ดีที่สุดของคอมไพเลอร์การสังเคราะห์ระดับสูง |
การใช้คุณประโยชน์ของเครือข่ายบนสถาปัตยกรรมของชิปสําหรับการออกแบบระบบ FPGA |
การฝึกอบรมและวิดีโอ |
---|
การสร้างการออกแบบระบบด้วย Platform Designer: การเริ่มต้นใช้งาน |
5.การจําลองและการตรวจสอบ
เอกสาร
6. การปรับใช้และการเพิ่มประสิทธิภาพ
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุแอปพลิเคชัน |
---|
คู่มือผู้ใช้การเพิ่มประสิทธิภาพการออกแบบ: Quartus® Prime Pro Edition |
คู่มือผู้ใช้การสังเคราะห์ของบริษัทอื่น: Quartus® Prime Pro Edition |
คู่มือผู้ใช้ที่มีข้อจํากัดด้านการออกแบบ: Quartus® Prime Pro Edition |
คู่มือผู้ใช้การกําหนดค่าใหม่บางส่วน: Quartus® Prime Pro Edition |
7.การวิเคราะห์การกําหนดเวลา
เอกสาร
คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุแอปพลิเคชัน |
---|
AN 366: ทําความเข้าใจเกี่ยวกับเวลาเอาต์พุต I/O สําหรับอุปกรณ์ Altera® |
AN 433: การจํากัดและการวิเคราะห์อินเทอร์เฟซแหล่งการซิงโครไนซ์ |
8. การดีบักบนชิป
เอกสาร
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้