ตัวอย่างการออกแบบIntel® FPGA

หน้านี้ประกอบด้วยการออกแบบตัวอย่างสําหรับเครื่องสถานะใน VHDL

ตัวอย่างนี้อธิบายถึงการออกแบบ ROM แบบ 256 บิต x 8 บิต พอร์ตเดียวที่มีหนึ่งแอดเดรสสําหรับการอ่านใน VHDL

ตัวอย่างนี้อธิบายถึงการลงทะเบียนการเปลี่ยนแปลงแบบยาว 8 บิต 64 บิตด้วยการแตะที่เว้นระยะห่างเท่ากันใน VHDL

ตัวอย่าง OpenCL Mandelbrot Fractal Algorithm นําเสนอเคอร์เนลที่ใช้อัลกอริทึมแบบ fractal Mandelbrot รวมถึงแอปพลิเคชันโฮสต์ที่แสดงผลลัพธ์ไปยังหน้าจอ

วัตถุประสงค์ของตัวอย่างนี้คือการแสดงให้เห็นถึงวิธีการจํากัดTSE_RGMII โดยสามารถทํางานด้วยความเร็วที่ต่างกัน 3 แบบ ได้แก่ 10 MHz, 100 MHz และ 1000 MHz

ตัวอย่างการออกแบบIntel® FPGAนําเสนอโซลูชันที่มีประสิทธิภาพสําหรับความท้าทายด้านการออกแบบทั่วไป

Intel FPGAและพาร์ทเนอร์ของเรานําเสนอกลุ่มผลิตภัณฑ์โซลูชัน IP ที่ครอบคลุมสําหรับอุปกรณ์ต่อพ่วงไมโครคอนโทรลเลอร์ เรียนรู้เพิ่มเติมเกี่ยวกับจอแสดงผลต่อพ่วงจาก Intel

หน้านี้มีไฟล์ดาวน์โหลด ข้อกําหนดของระบบ และข้อมูลการสนับสนุนสําหรับFPGA Design Security โดยใช้การออกแบบอ้างอิง MAX II

เรียนรู้เพิ่มเติมเกี่ยวกับวิธีรันการจําลองด้วยคุณสมบัติ Quartus II NativeLink โดยใช้สองขั้นตอนต่อไปนี้ในตัวอย่างนี้จากทีมสนับสนุน Intel

ตัวอย่าง Intel Design Entry/Tool นําเสนอโซลูชันที่มีประสิทธิภาพสําหรับความท้าทายด้านการออกแบบทั่วไป