ศูนย์สนับสนุนอีเธอร์เน็ต

ศูนย์สนับสนุน IP อีเธอร์เน็ตให้ข้อมูลวิธีเลือก ออกแบบ และปรับใช้ลิงก์อีเธอร์เน็ต นอกจากนี้ยังมีแนวทางเกี่ยวกับวิธีการนําระบบของคุณมาใช้และดีบักลิงก์อีเธอร์เน็ต หน้านี้ได้รับการจัดระเบียบเป็นหมวดหมู่ที่สอดคล้องกับโฟลว์การออกแบบระบบอีเธอร์เน็ตตั้งแต่ต้นจนเสร็จสิ้น

รับแหล่งข้อมูลการสนับสนุนสําหรับอุปกรณ์ Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 และ Intel® Cyclone® 10 จากหน้าด้านล่าง สําหรับอุปกรณ์อื่นๆ ให้ค้นหาจากลิงก์ต่อไปนี้: ดัชนีเอกสาร FPGA หลักสูตรการฝึกอบรม วิดีโอด่วน ตัวอย่างการออกแบบ และฐานความรู้

เริ่มต้นใช้งาน

แนวทางการออกแบบความสมบูรณ์ของสัญญาณอินเทอร์เฟซแบบอนุกรมความเร็วสูงสําหรับตระกูลอุปกรณ์ Intel Agilex® 7

Intel Agilex 7 แผ่นงานการตรวจสอบแผนผังอุปกรณ์

1. การเลือกอุปกรณ์และ IP

ฉันควรใช้ตระกูล Intel® FPGA ใด

อ้างอิงตาราง 1 เพื่อทําความเข้าใจการสนับสนุนคอร์ทรัพย์สินทางปัญญา (IP) อีเธอร์เน็ตสําหรับอุปกรณ์ Intel Agilex, Intel Stratix 10, Intel Arria 10 และ Intel Cyclone 10 เปรียบเทียบระหว่างอุปกรณ์ทั้งสี่เพื่อเลือกอุปกรณ์ที่เหมาะสมสําหรับการใช้งานระบบย่อยอีเธอร์เน็ตของคุณ

โปรดดูคู่มือผู้ใช้ที่เกี่ยวข้องเพื่อให้เข้าใจและดูว่าคุณสมบัติต่างๆ ที่ระบุไว้ในตารางด้านบนมีความเฉพาะร่วมกันหรือไม่ ตัวอย่างเช่น: Intel FPGA IP สําหรับอีเทอร์เน็ต 100 Gbps เวลาแฝงต่ํา (สําหรับอุปกรณ์ Intel Arria 10) ไม่อนุญาตให้คุณเปิดใช้งาน RS-FEC และ 1588 PTP พร้อมกัน

2.ขั้นตอนการออกแบบและการรวม IP

ฉันจะค้นหาข้อมูลเกี่ยวกับการผนวกรวม IP ได้จากที่ไหน

โปรดดูที่ส่วน การเริ่มต้นใช้งาน ของคู่มือผู้ใช้คอร์ IP ที่คุณเลือก คุณยังสามารถอ้างอิงเอกสารต่อไปนี้เพื่อขอรายละเอียด:

อุปกรณ์ Intel Arria 10

• AN 735: แนวทางการย้ายคอร์ IP MAC Ethernet 10G การหน่วงเวลาต่ํา Intel® FPGA
• AN 795: แนวทางการปรับใช้ระบบย่อยอีเธอร์เน็ต 10G โดยใช้คอร์ IP MAC 10G เวลาแฝงต่ําในอุปกรณ์ Arria® 10
• AN 808: การย้ายแนวทางจาก Intel Arria® 10 เป็น Intel Stratix® 10 สําหรับระบบย่อยอีเธอร์เน็ต 10G

อุปกรณ์ Intel Stratix 10

• AN 778: การใช้งานตัวรับส่งสัญญาณ Intel Stratix 10

อุปกรณ์ Intel Agilex

• คู่มือผู้ใช้ Intel Agilex® 7 F-ซีรีส์ และ I-Series General-Purpose I/O
• คู่มือผู้ใช้เกี่ยวกับการกําหนดค่า Intel Agilex® 7

ฉันควรใช้คอร์ IP อีเธอร์เน็ตใด

Intel® FPGA IP สําหรับอีเธอร์เน็ต

Intel FPGA IP สําหรับชุดผลิตภัณฑ์ Ethernet มี IP ประเภทต่างๆ เพื่อรองรับอัตราข้อมูลจาก 10 Mbps ถึง 100 Gbps โซลูชัน IP อีเธอร์เน็ตครอบคลุม Media Access Controller และคอร์ IP PHY ซึ่งรวมถึง Physical Medium Attachment (PMA) และ Physical Coding Sublayer (PCS) สําหรับข้อมูลเพิ่มเติม โปรดดูคู่มือผู้ใช้ต่อไปนี้:

อุปกรณ์ Intel Agilex

• คู่มือผู้ใช้ Intel® E-Tile Hard IP สําหรับ Intel FPGA IP อีเธอร์เน็ต
• คู่มือผู้ใช้ Intel E-Tile ตัวรับส่งสัญญาณ PHY
• เครื่องมือการจัดวางช่อง Intel E-Tile
• เอกสารข้อมูลอุปกรณ์ Intel Agilex® 7

อุปกรณ์ Intel Stratix 10

• คู่มือผู้ใช้คอร์ IP อีเธอร์เน็ตความเร็วสามเท่า Intel FPGA
• คู่มือผู้ใช้คอร์ IP MAC Ethernet 10G การหน่วงเวลาต่ํา Intel FPGA
• คู่มือผู้ใช้คอร์ IP อีเธอร์เน็ตหลายอัตรา PHY Intel Stratix 10 1G/2.5G/5G/10G
• คู่มือผู้ใช้คอร์ IP Intel Stratix 10 10GBASE-KR PHY
• คู่มือผู้ใช้คอร์ IP อีเทอร์เน็ต 40 Gbps Intel Stratix 10
• คู่มือผู้ใช้คอร์ IP อีเทอร์เน็ต 100 Gbps ความหน่วงแฝงต่ํา Intel Stratix
• คู่มือผู้ใช้ Intel Stratix 10 E-Tile Hard IP สําหรับ Intel FPGA IP อีเธอร์เน็ต
• คู่มือผู้ใช้ Intel Stratix 10 E-Tile ตัวรับส่งสัญญาณ PHY
• คู่มือผู้ใช้ Intel Stratix 10 H-Tile Hard IP สําหรับ Intel FPGA IP อีเธอร์เน็ต
• คู่มือผู้ใช้ Intel Stratix 10 L- และ H-Tile ตัวรับส่งสัญญาณ PHY
• ตารางข้อมูลอุปกรณ์ Intel Stratix 10
• เครื่องมือการจัดวางช่อง Intel E-Tile

อุปกรณ์ Intel Arria 10

• คู่มือผู้ใช้คอร์ IP อีเธอร์เน็ตความเร็วสามเท่า Intel FPGA
• คู่มือผู้ใช้คอร์ IP MAC Ethernet 10G การหน่วงเวลาต่ํา Intel FPGA
• คู่มือผู้ใช้คอร์ IP Ethernet 25 Gbps
• คู่มือผู้ใช้คอร์ IP Ethernet 50 Gbps
• คู่มือผู้ใช้คอร์ IP Ethernet 40 Gbps การหน่วงเวลาต่ํา
• คู่มือผู้ใช้คอร์ IP อีเทอร์เน็ตความหน่วงต่ํา 100 Gbps
• คู่มือผู้ใช้ฟังก์ชัน MegaCore MAC และ PHY Ethernet 40- และ 100-Gbps การหน่วงเวลาต่ํา

อุปกรณ์ Intel Cyclone 10

• คู่มือผู้ใช้คอร์ IP อีเธอร์เน็ตความเร็วสามเท่า Intel FPGA
• คู่มือผู้ใช้คอร์ IP MAC Ethernet 10G การหน่วงเวลาต่ํา Intel FPGA

3.การออกแบบบอร์ดและการจัดการพลังงาน

แนวทางการเชื่อมต่อแบบพิน

อุปกรณ์ Intel Cyclone 10

• แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Cyclone 10 GX

อุปกรณ์ Intel Arria 10

• แนวทางการเชื่อมต่อพินตระกูล Intel Arria 10 GX, GT และ SX

อุปกรณ์ Intel Stratix 10

• แนวทางการเชื่อมต่อพินตระกูล Intel Stratix 10 GX, MX, TX, DX และ SX

อุปกรณ์ Intel Agilex

• แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Agilex® 7

การตรวจสอบแผนผัง

อุปกรณ์ Intel Cyclone 10

• แผ่นงานการตรวจสอบแผนผัง Intel Cyclone 10 GX

อุปกรณ์ Intel Arria 10

• แผ่นงานการตรวจสอบแผนผัง Intel Arria 10 GX, GT และ SX Schematic

อุปกรณ์ Intel Stratix 10

• แผ่นงานการตรวจสอบแผนผัง Intel Stratix 10 GX, MX, TX และ SX

อุปกรณ์ Intel Agilex

• แผ่นงานการตรวจสอบแผนผังอุปกรณ์ Intel Agilex

แนวทางการออกแบบบอร์ด

• การทดสอบเค้าโครงบอร์ด
• AN 114: แนวทางการออกแบบบอร์ดสําหรับแพ็คเกจอุปกรณ์ที่ตั้งโปรแกรมได้ของ Intel®
  
• AN 766: แนวทางการออกแบบเลย์เอาต์ของอินเทอร์เฟซสัญญาณความเร็วสูง Intel Stratix 10
• AN 613: ข้อพิจารณาในการออกแบบ PCB Stackup สําหรับ FPGAs Intel
• AN 875: แนวทางการออกแบบ 10 E-Tile PCB Intel Stratix
• AN 886: แนวทางการออกแบบอุปกรณ์ Intel Agilex® 7
• คู่มือผู้ใช้ Intel Agilex® 7 Power Management
• แนวทางการออกแบบความสมบูรณ์ของสัญญาณอินเทอร์เฟซแบบอนุกรมความเร็วสูงสําหรับตระกูลอุปกรณ์ Intel Agilex® 7
• AN 910: แนวทางการออกแบบเครือข่ายการกระจายพลังงาน Intel Agilex® 7

ตัวประเมินพลังงานเบื้องต้น

• ตัวประเมินพลังงานเบื้องต้น (EPE) และตัววิเคราะห์พลังงาน
• AN 750: การใช้เครื่องมือ Intel FPGA PDN เพื่อเพิ่มประสิทธิภาพการออกแบบเครือข่ายการส่งมอบพลังงานของคุณ
• คู่มือผู้ใช้เครื่องมือ Power Deliver Network (PDN) 2.0 เฉพาะอุปกรณ์

แนวทางเกี่ยวกับพลังงานความร้อน

• AN 787: การสร้างแบบจําลองและการจัดการความร้อน Intel Stratix 10

แนวทางการจัดลําดับพลังงาน

• AN 692: การพิจารณาลําดับพลังงานสําหรับอุปกรณ์ Intel® Cyclone® 10 GX, Intel® Arria® 10, Intel® Stratix® 10 และ Intel Agilex® 7

4.ตัวอย่างการออกแบบและการออกแบบอ้างอิง

อุปกรณ์ Intel Arria 10

• อีเธอร์เน็ตความเร็วสามเท่า
• AN647: การออกแบบอ้างอิงชิป PHY แบบพอร์ตเดียวแบบสามพอร์ต
• AN-744: การออกแบบอ้างอิงอีเธอร์เน็ตความเร็วสามเท่าแบบปรับขนาดได้สําหรับอุปกรณ์ Intel Arria 10
• ตัวอย่างการออกแบบ Intel Arria 10 Triple Speed Ethernet และ PHY เนทีฟ
• ตัวอย่างการออกแบบ Intel Arria 10 Triple Speed Ethernet พร้อม IEEE 1588v2 และ PHY แบบเนทีฟ
• Ethernet 10G
• AN 699: การใช้ชุดเครื่องมือการออกแบบ Intel® FPGA Ethernet
• AN794: การออกแบบอ้างอิง Intel Arria 10 Low Latency Ethernet 10G MAC และ XAUI PHY
• AN 701: อีเทอร์เน็ตความหน่วงต่ําที่ปรับขนาดได้ 10G MAC โดยใช้ Intel Arria 10 1G/10G PHY
• AN 838: ความสามารถในการทํางานร่วมกันระหว่างโซลูชันอีเธอร์เน็ต Intel Arria 10 NBASE-T พร้อมการออกแบบอ้างอิง Aquantia Ethernet PHY
• ตัวอย่างการออกแบบอีเธอร์เน็ต 10M-10G แบบหลายความเร็ว Intel Arria 10 SoC Scalable
• ตัวอย่างการออกแบบ Intel Arria 10 Scalable 10G Ethernet MAC + Native PHY พร้อม IEEE 1588v2

อุปกรณ์ Intel Stratix 10

• อีเธอร์เน็ตความเร็วสามเท่า
• AN830: การออกแบบอ้างอิง Intel FPGA Triple Speed Ethernet และบนบอร์ดชิป PHY
• Ethernet 1G/2.5G
• ตัวอย่างการออกแบบอีเธอร์เน็ต 1G/2.5G สําหรับ Intel Stratix 10
• Ethernet 10G
• คู่มือผู้ใช้ตัวอย่างการออกแบบ Intel FPGA IP สําหรับ Ethernet 10G MAC ความหน่วงแฝงต่ํา
• Ethernet 40G
• คู่มือผู้ใช้ตัวอย่างการออกแบบอีเทอร์เน็ต 40-Gbps Intel FPGA IP สําหรับการหน่วงเวลาต่ํา
• Intel FPGA H-Tile Hard IP สําหรับอีเธอร์เน็ต
• คู่มือผู้ใช้ตัวอย่างการออกแบบ
• Ethernet 100G
• คู่มือผู้ใช้ตัวอย่างการออกแบบอีเทอร์เน็ต 100-Gbps Intel FPGA IP สําหรับความหน่วงต่ํา
• E-Tile Hard IP สําหรับอีเธอร์เน็ต Intel Stratix 10
• คู่มือผู้ใช้ตัวอย่างการออกแบบ IP FPGA

อุปกรณ์ Intel Agilex 7

• E-Tile Hard IP สําหรับอุปกรณ์ Intel Agilex อีเธอร์เน็ต
  • คู่มือผู้ใช้ตัวอย่างการออกแบบ IP FPGA
• IP อีเธอร์เน็ตความเร็วสามเท่า
• คู่มือผู้ใช้ตัวอย่างการออกแบบ F-Tile อีเธอร์เน็ตความเร็วสามเท่า Intel® FPGA IP
• IP Ethernet 10G
  • คู่มือผู้ใช้ตัวอย่างการออกแบบ F-Tile Low Latency Ethernet 10G MAC Intel® FPGA IP
• IP Ethernet 25G
  • คู่มือผู้ใช้ตัวอย่างการออกแบบ F-Tile 25G Ethernet Intel® FPGA IP
• F-Tile Ethernet Hard IP
  • คู่มือผู้ใช้ตัวอย่างการออกแบบ F-Tile Ethernet Intel® FPGA Hard IP
  • คู่มือผู้ใช้ตัวอย่างการออกแบบการกําหนดค่าใหม่แบบไดนามิก F-Tile

ข้อมูลเพิ่มเติม

• แนวทางการปิดเวลา
• การกําหนดค่าใหม่บางส่วน
• การอัปเดตระบบจากระยะไกล
• การดีบักระบบระยะไกล
• วิกิ Intel FPGA

5. ดีบัก

เครื่อง มือ

ตัวตรวจสอบ 10 Device Ethernet Link Intel Stratix

Ethernet Link Inspector ประกอบด้วยสองเครื่องมือย่อย:

1. Link Monitor - ช่วยให้คุณตรวจสอบสภาพของการเชื่อมต่ออีเธอร์เน็ตได้อย่างต่อเนื่องระหว่างอุปกรณ์ Intel Stratix 10 และพาร์ทเนอร์ Link คุณสมบัติหลักบางอย่างที่คุณสามารถตรวจสอบได้คือ: สรุปสถานะการเชื่อมต่อ (การล็อค CDR, ความถี่ที่กู้คืน RX, การล็อคการจัดตําแหน่งเลน ฯลฯ) สถิติแพ็คเก็ต MAC, สถิติ FEC ฯลฯ
2. การวิเคราะห์ลิงก์ - ช่วยให้คุณมีความโปร่งใสในลําดับการนําลิงก์มาใช้ (เช่น Auto-negotiation, Link Training ฯลฯ) หรือกิจกรรมอื่นๆ ที่บันทึกในไฟล์ Signal Tap Logic Analyzer กําหนดค่า & บันทึกไฟล์ Signal Tap Logic Analyzer สําหรับเหตุการณ์ที่กําหนด จากนั้นใช้การวิเคราะห์ลิงก์เพื่อนําเข้าเหตุการณ์ที่จับภาพ Intel Stratix พฤติกรรม 10 รายการในระหว่างกิจกรรมนั้นๆ
   

หากต้องการเข้าถึง Ethernet Link Inspector สําหรับเวอร์ชันซอฟต์แวร์ Intel® Quartus®เฉพาะ โปรดดูที่ตารางด้านล่าง

• สําหรับโมเดลการใช้การสนับสนุน IP และอุปกรณ์ โปรดดูที่ส่วน 'คอร์ IP และอุปกรณ์ที่รองรับ 1.2' ในคู่มือผู้ใช้ Ethernet Link Inspector ที่เกี่ยวข้อง

เอกสารเผยแพร่คอร์ทรัพย์สินทางปัญญา (IP)

อุปกรณ์ Intel Cyclone 10

• เอกสารเผยแพร่คอร์ IP อีเธอร์เน็ตความเร็วสามเท่า Intel FPGA
• เอกสารเผยแพร่คอร์ IP Ethernet 10G MAC ความหน่วงแฝงต่ํา Intel FPGA

อุปกรณ์ Intel Arria 10

• เอกสารเผยแพร่คอร์ IP อีเธอร์เน็ตความเร็วสามเท่า Intel FPGA
• เอกสารเผยแพร่คอร์ IP Ethernet 10G MAC ความหน่วงแฝงต่ํา Intel FPGA
• เอกสารเผยแพร่ 1G/10G และ Backplane Ethernet 10GBASE-KR PHY
• เอกสารเผยแพร่คอร์ IP 1G/2.5G/5G/10G Multi-rate Ethernet PHY Core
• เอกสารเผยแพร่คอร์ IP Ethernet 25G
• เอกสารเผยแพร่คอร์ IP Ethernet 40Gbps ความหน่วงแฝงต่ํา
• เอกสารเผยแพร่คอร์ IP อีเทอร์เน็ต 100 Gbps เวลาแฝงต่ํา

อุปกรณ์ Intel Stratix 10

• เอกสารเผยแพร่คอร์ IP อีเธอร์เน็ตความเร็วสามเท่า Intel FPGA
• เอกสารเผยแพร่คอร์ IP Ethernet 10G MAC ความหน่วงแฝงต่ํา Intel FPGA
• เอกสารเผยแพร่ Intel Stratix 10 10GBASE-KR PHY
• เอกสารเผยแพร่ Intel Stratix 10 H-Tile Hard IP สําหรับ Ethernet IP Core
• เอกสารเผยแพร่ Intel Stratix 10 ความหน่วงแฝงต่ํา 40-Gbps Ethernet IP Core
• เอกสารเผยแพร่สําหรับ Intel Stratix 10 Low Latency 100-Gbps Ethernet IP Core
• เอกสารเผยแพร่ Intel Stratix 10 E-Tile Hard IP สําหรับอีเธอร์เน็ต Intel FPGA IP

อุปกรณ์ Intel Agilex

• E-Tile Hard IP สําหรับเอกสารเผยแพร่ Ethernet

คู่มือการวิเคราะห์โครงสร้างข้อบกพร่อง

• คู่มือการวิเคราะห์ข้อผิดพลาดต้นไม้สําหรับปัญหาการทุจริตข้อมูล MAC 10G ความหน่วงแฝงต่ํา

โซลูชันฐานความรู้

อุปกรณ์ Intel Cyclone 10

• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับอีเธอร์เน็ตความเร็วสามเท่า)
• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับอีเทอร์เน็ต 10G MAC ความหน่วงแฝงต่ํา)

อุปกรณ์ Intel Arria 10

• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับอีเธอร์เน็ตความเร็วสามเท่า)
• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับอีเทอร์เน็ต 10G MAC ความหน่วงแฝงต่ํา)
• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับ 1G/10G และ Backplane Ethernet 10GBASE-KR PHY)
• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับ PHY อีเธอร์เน็ต 1G/2.5G/5G/10G)
• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับอีเธอร์เน็ต 25G)
• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับอีเทอร์เน็ต 40 Gbps ความหน่วงแฝงต่ํา)
• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับอีเทอร์เน็ต 100 Gbps ความหน่วงแฝงต่ํา)

อุปกรณ์ Intel Stratix 10

• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับอีเธอร์เน็ตความเร็วสามเท่า)
• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับอีเทอร์เน็ต 10G MAC ความหน่วงแฝงต่ํา)
• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับ PHY อีเธอร์เน็ต 1G/2.5G/5G/10G)
• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับอีเธอร์เน็ต 25G)
• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับอีเทอร์เน็ต 40 Gbps ความหน่วงแฝงต่ํา)
• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับอีเทอร์เน็ต 100 Gbps ความหน่วงแฝงต่ํา)

อุปกรณ์ Intel Agilex

• ค้นหาฐานความรู้ (Intel FPGA IP สําหรับ Intel Agilex® FPGAs และ FPGAs SoC)

Intel® FPGA Technical Training

• แคตตาล็อกการฝึกอบรมด้านเทคนิค

6.หลักสูตรการฝึกอบรมและวิดีโอ