ศูนย์สนับสนุนอีเธอร์เน็ต

มีอะไรใหม่

แนวทางการออกแบบการตรวจสอบความถูกต้องของสัญญาณอินเทอร์เฟซแบบอนุกรมความเร็วสูงตระกูลอุปกรณ์ Intel Agilex

Intel Agilex Device Schematic Review Worksheet

1. การเลือกอุปกรณ์และ IP

ฉันควรใช้Intel® FPGAตระกูลใด

โปรดดู ตารางที่ 1 เพื่อทําความเข้าใจการรองรับคอร์ทรัพย์สินทางปัญญา (IP) ของอีเธอร์เน็ตสําหรับอุปกรณ์ Intel Agilex, Intel Stratix 10, Intel Arria 10 และ Intel Cyclone 10 เปรียบเทียบระหว่างอุปกรณ์ทั้งสี่เพื่อเลือกอุปกรณ์ที่เหมาะสมสําหรับการปรับใช้ระบบย่อย Ethernet ของคุณ

โปรดดูคู่มือผู้ใช้ที่เกี่ยวข้องเพื่อทําความเข้าใจและดูว่าคุณสมบัติต่างๆ ที่ระบุไว้ในตารางด้านบนมีความพิเศษเฉพาะตัวหรือไม่ ตัวอย่างเช่น Intel FPGA IPสําหรับอีเธอร์เน็ต 100 Gbps ความหน่วงแฝงต่ํา (สําหรับอุปกรณ์ Intel Arria 10) ไม่อนุญาตให้คุณเปิดใช้งาน RS-FEC และ 1588 PTP พร้อมกัน

2. การออกแบบที่ไหลเวียนและการรวม IP

ฉันจะค้นหาข้อมูลเกี่ยวกับการผนวกรวม IP ได้ที่ไหน

โปรดดูที่ ส่วน เริ่มต้นใช้งาน ใน คู่มือผู้ใช้คอร์ IP ที่คุณเลือก คุณยังสามารถดูเอกสารต่อไปนี้เพื่อดูรายละเอียด:

อุปกรณ์ Intel Arria 10

• AN 735: Intel® FPGAแนวทางการย้าย Core Core Ethernet 10G MAC IP ความหน่วงแฝงต่ํา (| HTML PDF)
• AN 795: แนวทางการปรับใช้สําหรับระบบย่อยอีเธอร์เน็ต 10G โดยใช้ 10G MAC IP Core ความหน่วงต่ําในอุปกรณ์ Arria® 10 (html | PDF)
• 808: การย้ายแนวทางจาก Intel Arria® 10 ไปยัง Intel Stratix® 10 สําหรับระบบย่อยอีเธอร์เน็ต 10G (| HTML PDF)

อุปกรณ์ Intel Stratix 10

• AN 778: การใช้งานตัวรับส่งสัญญาณ Intel Stratix 10 (| HTML PDF)

อุปกรณ์Intel Agilex

• คู่มือผู้ใช้ I/O และ LVDS SERDES อเนกประสงค์ Intel Agilex (| HTML PDF)
• คู่มือผู้ใช้การกําหนดค่าIntel Agilex (| HTML PDF)

ฉันควรใช้ Ethernet IP Core รุ่นใด

Intel® FPGA IPสําหรับอีเธอร์เน็ต

Intel FPGA IPสําหรับกลุ่มผลิตภัณฑ์อีเธอร์เน็ตมี IP ประเภทต่างๆ เพื่อรองรับอัตราข้อมูลตั้งแต่ 10 Mbps ถึง 100 Gbps โซลูชัน Ethernet IP ครอบคลุม Media Access Controller และ PHY IP Core ซึ่งรวมถึงฟิสิคัลปานกลางแนบ (PMA) และฟิสิคัลโค้ด Sublayer (PCS) สําหรับข้อมูลเพิ่มเติม โปรดดูคู่มือผู้ใช้ต่อไปนี้:

อุปกรณ์Intel Agilex

• คู่มือผู้ใช้ Intel® E-Tile Hard IP สําหรับIntel FPGA IPอีเธอร์เน็ต (| HTML PDF)
• คู่มือผู้ใช้ตัวรับส่งสัญญาณ Intel E-Tile PHY (| HTML PDF)
• ดาวน์โหลดเครื่องมือการจัดวางช่องทาง Intel E-Tile
• ตารางข้อมูลอุปกรณ์ Intel Agilex (| HTML PDF)

อุปกรณ์ Intel Stratix 10

• คู่มือผู้ใช้คอร์ IP Intel FPGA Speed Ethernet Triple (| HTML PDF)
• คู่มือผู้ใช้อีเธอร์เน็ต 10G MAC IP ความหน่วงแฝงต่ําIntel FPGA (| HTML PDF)
• Intel Stratix 10 1G/2.5G/5G/10G Multi-rate Ethernet PHY คู่มือผู้ใช้คอร์ IP (| HTML PDF)
• คู่มือผู้ใช้ INTEL STRATIX 10 10GBASE-KR PHY IP Core (| HTML PDF)
• คู่มือผู้ใช้ IP คอร์อีเธอร์เน็ต Intel Stratix 10 ความหน่วงแฝงต่ํา 40-Gbps (| HTML PDF)
• คู่มือผู้ใช้ IP คอร์อีเธอร์เน็ต Intel Stratix 10 ความหน่วงแฝงต่ํา 100 Gbps (| HTML PDF)
• คู่มือผู้ใช้ Intel Stratix 10 E-Tile Hard IP สําหรับ Ethernet Intel FPGA IP (| HTML PDF)
• คู่มือผู้ใช้ตัวรับส่งสัญญาณ Intel Stratix 10 E-Tile PHY (| HTML PDF)
• คู่มือผู้ใช้ Intel Stratix 10 H-Tile Hard IP สําหรับIntel FPGA IPอีเธอร์เน็ต (| HTML PDF)
• คู่มือผู้ใช้ตัวรับส่งสัญญาณ Intel Stratix 10 L และ H-Tile PHY (| HTML PDF)
• ตารางข้อมูลอุปกรณ์ Intel Stratix 10 (| HTML PDF)
• ดาวน์โหลดเครื่องมือการจัดวางช่องทาง Intel E-Tile

อุปกรณ์ Intel Arria 10

• คู่มือผู้ใช้คอร์ IP Intel FPGA Speed Ethernet Triple (| HTML PDF)
• คู่มือผู้ใช้อีเธอร์เน็ต 10G MAC IP Core Intel FPGAความหน่วงแฝงต่ํา (| HTML PDF)
• คู่มือผู้ใช้ Ethernet IP Core ขนาด 25 Gbps (| HTML PDF)
• คู่มือผู้ใช้ 50 Gbps Ethernet IP Core (| HTML PDF)
• คู่มือผู้ใช้แกน IP Ethernet 40 Gbps ความหน่วงแฝงต่ํา (| HTML PDF)
• คู่มือผู้ใช้ Ethernet IP Core 100 Gbps ความหน่วงแฝงต่ํา (| HTML PDF)
• Ethernet MAC 40 และ 100-Gbps ความหน่วงแฝงต่ําและ PHY MegaCore Function คู่มือผู้ใช้ (html | PDF)

อุปกรณ์ Intel Cyclone 10

• คู่มือผู้ใช้ INTEL FPGA Speed Ethernet IP Core สามตัว (| HTML PDF)
• คู่มือผู้ใช้อีเธอร์เน็ต 10G MAC IP Core Intel FPGAความหน่วงแฝงต่ํา (| HTML PDF)

3. การออกแบบบอร์ดและการจัดการพลังงาน

แนวทางการเชื่อมต่อพิน

อุปกรณ์ Intel Cyclone 10

• แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Cyclone 10 GX (| HTML PDF)

อุปกรณ์ Intel Arria 10

• แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Arria 10 GX, GT และ SX Device Family (| HTML PDF)

อุปกรณ์ Intel Stratix 10

• แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Stratix 10 GX, MX, TX, DX และ SX (| HTML PDF)

อุปกรณ์Intel Agilex

• แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Agilex (| HTML PDF)

การตรวจสอบแผนผัง

อุปกรณ์ Intel Cyclone 10

• Intel Cyclone 10 GX Schematic Review การใช้งาน

อุปกรณ์ Intel Arria 10

• การตรวจสอบแผนผัง Intel Arria 10 GX, GT และ SX Schematic Review

อุปกรณ์ Intel Stratix 10

• การทบทวนแผนผัง Intel Stratix 10 GX, MX, TX และ SX

อุปกรณ์Intel Agilex

• Intel Agilex Device Schematic Review Worksheet

แนวทางการออกแบบบอร์ด

• การทดสอบเค้าโครงบอร์ด
• AN 114: แนวทางการออกแบบบอร์ดสําหรับแพ็คเกจอุปกรณ์ที่ตั้งโปรแกรมได้ของ Intel® (| HTML PDF)
  
• AN 766: อุปกรณ์ Intel Stratix 10, แนวทางการออกแบบเค้าโครงอินเทอร์เฟซสัญญาณความเร็วสูง (| HTML PDF)
• 613: ข้อควรพิจารณาเกี่ยวกับการออกแบบ PCB Stackup สําหรับFPGAs Intel (| HTML PDF)
• AN 875: แนวทางการออกแบบ Intel Stratix 10 E-Tile PCB (| HTML PDF)
• AN 886: แนวทางการออกแบบอุปกรณ์Intel Agilex (html | PDF)
• คู่มือผู้ใช้การจัดการพลังงานIntel Agilex (| HTML PDF)
• แนวทางการออกแบบการตรวจสอบความถูกต้องของสัญญาณอินเทอร์เฟซแบบอนุกรมความเร็วสูงตระกูลอุปกรณ์ Intel Agilex (| HTML PDF)
• AN 910: แนวทางการออกแบบเครือข่ายการกระจายพลังงานIntel Agilex (HTML | PDF)

ตัวประมาณพลังงานในช่วงต้น

• ตัวประมาณพลังงานในช่วงต้น (EPE) และตัววิเคราะห์พลังงาน
• AN 750: การใช้เครื่องมือ Intel FPGA PDN เพื่อเพิ่มประสิทธิภาพการออกแบบเครือข่ายการส่งมอบพลังงานของคุณ (| HTML PDF)
• คู่มือผู้ใช้เครื่องมือ Power Deliver Network (PDN) เฉพาะอุปกรณ์ (PDN) 2.0 (| HTML PDF)

แนวทางด้านพลังงานความร้อน

• AN 787: Intel Stratix 10 Thermal Modeling and Management (| HTML PDF)

แนวทางการจัดลําดับพลังงาน

• AN 692: ข้อควรพิจารณาเกี่ยวกับการจัดลําดับพลังงานสําหรับอุปกรณ์ Intel® Cyclone® 10 GX, Intel® Arria® 10, Intel® Stratix® 10 และอุปกรณ์Intel® Agilex™ (html | PDF)

4. ตัวอย่างการออกแบบและการออกแบบอ้างอิง

ตัวอย่างการออกแบบและการออกแบบอ้างอิง

อุปกรณ์ Intel Arria 10

• อีเธอร์เน็ตความเร็วสามเท่า
• AN647: การออกแบบอ้างอิงชิป PHY แบบพอร์ตเดียวและ Triple Speed Ethernet แบบพอร์ตเดียว (html | PDF)
• AN-744: การออกแบบอ้างอิงอีเธอร์เน็ตความเร็วสามเท่าที่ปรับขนาดได้สําหรับอุปกรณ์ Intel Arria 10 (| HTML PDF)
• ตัวอย่างการออกแบบ Intel Arria 10 Speed Ethernet และ Native PHY
• Intel Arria 10 Triple Speed Ethernet พร้อม IEEE 1588v2 และตัวอย่างการออกแบบ Native PHY
• อีเธอร์เน็ต 10G
• AN 699: การใช้ชุดเครื่องมือการออกแบบIntel® FPGAอีเธอร์เน็ต (| HTML PDF)
• AN794: Intel Arria 10 อีเธอร์เน็ตความหน่วงแฝงต่ํา 10G MAC และ XAUI PHY Reference Design (| HTML PDF)
• AN 701: Ethernet 10G MAC ความหน่วงแฝงต่ําที่ปรับขนาดได้โดยใช้Intel Arria 10 1G/10G PHY (| HTML PDF)
• 838: การทํางานร่วมกันระหว่างโซลูชันอีเธอร์เน็ต Intel Arria 10 NBASE-T ที่มี Aquantia Ethernet PHY Reference Design (| HTML PDF)
• ตัวอย่างการออกแบบอีเธอร์เน็ต 10 SoC แบบปรับขนาดได้หลายความเร็ว 10M-10G Intel Arria
• Intel Arria 10 Scalable 10G Ethernet MAC + PHY ทั่วไปพร้อมตัวอย่างการออกแบบ IEEE 1588v2

อุปกรณ์ Intel Stratix 10

• อีเธอร์เน็ตความเร็วสามเท่า
• AN830: Intel FPGA Triple Speed Ethernet และการออกแบบที่อ้างอิงชิป PHY บนบอร์ด (| HTML PDF)
• อีเธอร์เน็ต 1G/2.5G
• ตัวอย่างการออกแบบอีเธอร์เน็ต 1G/2.5G สําหรับIntel Stratix 10
• อีเธอร์เน็ต 10G
• คู่มือผู้ใช้ตัวอย่างการออกแบบ Intel FPGA IP สําหรับอีเธอร์เน็ตความหน่วงแฝงต่ํา 10G MAC (| HTML PDF)
• อีเธอร์เน็ต 40G
• คู่มือผู้ใช้ตัวอย่างการออกแบบอีเธอร์เน็ต Intel FPGA IPสําหรับการออกแบบอีเธอร์เน็ต 40-Gbps ความหน่วงแฝงต่ํา (| HTML PDF)
• Intel FPGA H-Tile Hard IP สําหรับอีเธอร์เน็ต
• คู่มือผู้ใช้ตัวอย่างการออกแบบ (| HTML PDF)
• อีเธอร์เน็ต 100G
• คู่มือผู้ใช้ตัวอย่างการออกแบบอีเธอร์เน็ต Intel FPGA IPสําหรับการออกแบบอีเธอร์เน็ต 100-Gbps ความหน่วงแฝงต่ํา (| HTML PDF)
• E-Tile Hard IP สําหรับอีเธอร์เน็ต Intel Stratix 10
• คู่มือผู้ใช้ตัวอย่างการออกแบบ IP FPGA (| HTML PDF)

อุปกรณ์Intel Agilex

• E-Tile Hard IP สําหรับอุปกรณ์Intel Agilexอีเธอร์เน็ต
• คู่มือผู้ใช้ตัวอย่างการออกแบบ IP FPGA (| HTML PDF)

แหล่งข้อมูลเพิ่มเติม

การกําหนดค่าใหม่บางส่วน

การอัปเดตระบบระยะไกล

ดีบักระบบระยะไกล

Intel FPGA Wiki

5. หลักสูตรและวิดีโอการฝึกอบรม

หลักสูตรการฝึกอบรม

หลักสูตรการฝึกอบรมอีเธอร์เน็ต

วิดีโออื่นๆ

6. ดีบัก

เครื่อง มือ

ตัวตรวจสอบการเชื่อมต่ออีเธอร์เน็ตอุปกรณ์ Intel Stratix 10

Ethernet Link Inspector ประกอบด้วยเครื่องมือย่อยสองตัว:

1. การตรวจสอบการเชื่อมต่อ - ช่วยให้คุณสามารถตรวจสอบสถานภาพของการเชื่อมต่ออีเธอร์เน็ตระหว่างอุปกรณ์ Intel Stratix 10 และพาร์ทเนอร์ลิงก์ได้อย่างต่อเนื่อง คุณสมบัติหลักบางประการที่คุณสามารถตรวจสอบได้คือ: สรุปสถานะลิงก์ (การล็อก CDR, ความถี่ที่กู้คืน RX, Lane Alignment Lock ฯลฯ) สถิติแพคเก็ต MAC, สถิติ FEC ฯลฯ
2. การวิเคราะห์ลิงก์ - ช่วยให้คุณมีความโปร่งใสในลิงก์เพื่อสร้างลําดับ (เช่นการต่อรองอัตโนมัติ การฝึกอบรมลิงก์ ฯลฯ) หรือเหตุการณ์อื่น ๆ ที่บันทึกไว้ในไฟล์ Signal Tap Logic Analyzer กําหนดค่า & บันทึกไฟล์ Signal Tap Logic Analyzer สําหรับเหตุการณ์ดังกล่าว แล้วใช้ การวิเคราะห์ลิงก์ เพื่อนําเข้าเหตุการณ์ที่บันทึก และศึกษาIntel Stratixพฤติกรรม 10 ในระหว่างระยะเวลาของกิจกรรมนั้น
   

หากต้องการเข้าถึง Ethernet Link Inspector สําหรับเวอร์ชันซอฟต์แวร์Intel® Quartus®ที่เฉพาะเจาะจง โปรดดูตารางด้านล่าง

• สําหรับรูปแบบการใช้งาน IP และอุปกรณ์ โปรดดูที่ส่วน "คอร์และอุปกรณ์ IP ที่รองรับ 1.2" ในคู่มือผู้ใช้ตัวตรวจสอบลิงก์อีเธอร์เน็ตที่เกี่ยวข้อง

หมายเหตุรีลีสคอร์ทรัพย์สินทางปัญญา (IP)

อุปกรณ์ Intel Cyclone 10

• Intel FPGA Triple Speed Ethernet IP Core Notes (| HTML PDF)
• หมายเหตุรีลีสคอร์ IP Core Intel FPGA ความหน่วงแฝงต่ํา 10G MAC (| HTML PDF)

อุปกรณ์ Intel Arria 10

• Intel FPGA Triple Speed Ethernet IP Core Notes (| HTML PDF)
• หมายเหตุรีลีสคอร์ IP Core Intel FPGAความหน่วงแฝงต่ํา 10G MAC (| HTML PDF)
• 1G/10G และ Backplane Ethernet 10GBASE-KR PHY Notes (| HTML PDF)
• 1G/2.5G/5G/10G Multi-rate Ethernet PHY IP Core Release Notes (| HTML PDF)
• 25G Ethernet IP Core Release Notes (| HTML PDF)
• หมายเหตุรีลีสคอร์ IP Ethernet 40Gbps ความหน่วงแฝงต่ํา (| HTML PDF)
• Ethernet IP Core Notes 100-Gbps ความหน่วงแฝงต่ํา (| HTML PDF)

อุปกรณ์ Intel Stratix 10

• Intel FPGA Triple Speed Ethernet IP Core Notes (| HTML PDF)
• Intel FPGA Ethernet 10G MAC IP Core Release Notes ความหน่วงแฝงต่ํา (| HTML PDF)
• บันทึกย่อประจํารุ่น Intel Stratix 10 10GBASE-KR PHY (| HTML PDF)
• Intel Stratix 10 H-Tile Hard IP สําหรับ Ethernet IP Core Release Notes (| HTML PDF)
• หมายเหตุรีลีสคอร์ IP Intel Stratix 10 Ethernet 40-Gbps ความหน่วงแฝงต่ํา (| HTML PDF)
• หมายเหตุรีลีสคอร์ IP Core Intel Stratix 10 ความหน่วงแฝงต่ํา 100 Gbps (| HTML PDF)
• Intel Stratix 10 E-Tile Hard IP สําหรับ Ethernet Intel FPGA IP Release Notes (| HTML PDF)

อุปกรณ์Intel Agilex

• Intel Agilex E-Tile Hard IP สําหรับ Ethernet Intel FPGA IP Release Notes (| HTML PDF)

คู่มือการวิเคราะห์ข้อบกพร่องของโครงสร้าง

• คู่มือการวิเคราะห์ข้อบกพร่องสําหรับปัญหาการทุจริตข้อมูล 10G MAC ความหน่วงแฝงต่ํา

โซลูชันฐานความรู้

อุปกรณ์ Intel Cyclone 10

• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับ Triple Speed Ethernet)
• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับ Ethernet 10G MAC ความหน่วงแฝงต่ํา)

อุปกรณ์ Intel Arria 10

• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับ Triple-Speed Ethernet)
• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับ Ethernet 10G MAC ความหน่วงแฝงต่ํา)
• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับ 1G/10G และ Backplane Ethernet 10GBASE-KR PHY)
• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับ 1G/2.5G/5G/10G Ethernet Multi-rate PHY)
• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับอีเธอร์เน็ต 25G)
• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับอีเธอร์เน็ต 40 Gbps ความหน่วงแฝงต่ํา)
• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับอีเธอร์เน็ต 100 Gbps ความหน่วงแฝงต่ํา)

อุปกรณ์ Intel Stratix 10

• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับ Triple Speed Ethernet)
• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับ Ethernet 10G MAC ความหน่วงแฝงต่ํา)
• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับ 1G/2.5G/5G/10G Ethernet Multi-rate PHY)
• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับอีเธอร์เน็ต 25G)
• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับอีเธอร์เน็ต 40 Gbps ความหน่วงแฝงต่ํา)
• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับอีเธอร์เน็ต 100 Gbps ความหน่วงแฝงต่ํา)

อุปกรณ์Intel Agilex

• ค้นหาฐานความรู้ (Intel FPGA IPสําหรับอุปกรณ์Intel Agilex)

ยังคงมีคําถามใช่หรือไม่