การสนับสนุน Intel® FPGA IP
รายการการสนับสนุนแหล่งข้อมูลการสนับสนุนทรัพย์สินทางปัญญา (IP) Intel FPGA
โปรเซสเซอร์เอ็มเบ็ดเด็ด |
|
|---|---|
| หัว ข้อ | คำ อธิบาย |
| เอกสารข้อมูลโปรเซสเซอร์ Nios® V | Intel® FPGA มาพร้อมกับเอกสารประกอบและการสนับสนุนมากมายสําหรับโปรเซสเซอร์ฝังตัวในตระกูล Nios V เพื่อช่วยให้คุณพัฒนาและดีบักระบบโปรเซสเซอร์แบบฝังตัวของคุณได้อย่างรวดเร็วและง่ายดาย |
| ศูนย์นักพัฒนาโปรเซสเซอร์ Nios® V | หน้านี้ออกแบบมาเพื่อให้เอกสารและการสนับสนุนสําหรับโปรเซสเซอร์ฝังตัวตระกูล Nios V เพื่อช่วยให้คุณพัฒนาและดีบักระบบโปรเซสเซอร์แบบฝังของคุณได้อย่างรวดเร็ว |
| การสนับสนุนโปรเซสเซอร์ Nios® II | หน้านี้ออกแบบมาเพื่อให้เอกสารประกอบและการสนับสนุนที่ครอบคลุมสําหรับโปรเซสเซอร์เอ็มเบ็ดเด็ดตระกูล Nios® II เพื่อช่วยให้คุณพัฒนาและดีบักระบบโปรเซสเซอร์แบบฝังของคุณได้อย่างรวดเร็วและง่ายดาย |
| การสนับสนุน Nios® II Embedded Design Suite (EDS) | Intel® FPGA มาพร้อมกับเอกสารประกอบและการสนับสนุนโปรเซสเซอร์เอ็มเบ็ดเด็ดตระกูล Nios II ที่จะช่วยคุณพัฒนาและดีบักระบบโปรเซสเซอร์แบบฝังตัวของคุณอย่างรวดเร็วและง่ายดาย |
| Nios II เครื่องมือสร้างซอฟต์แวร์สําหรับการสนับสนุน Eclipse | Intel จัดเตรียมเอกสารประกอบการสนับสนุนตามรายการด้านล่างสําหรับเครื่องมือสร้างซอฟต์แวร์ Nios II สําหรับ Eclipse ผู้ใช้สามารถสร้างแอปพลิเคชันซอฟต์แวร์สําหรับระบบโปรเซสเซอร์แบบฝัง Nios II ได้อย่างรวดเร็วและง่ายดายโดยใช้เอกสารอย่างละเอียด ฐานข้อมูลความรู้ บทช่วยสอนเกี่ยวกับการใช้ Nios II Software Build Tools สําหรับ Eclipse และตัวอย่างซอฟต์แวร์ |
| การสนับสนุนเครื่องมือ SOPC Builder | Intel® FPGA แนะนําให้ใช้ Platform Designer (ก่อนหน้านี้มีชื่อว่า Qsys) เครื่องมือการรวมระบบเจนเนอเรชั่นถัดไปสําหรับการออกแบบใหม่ Platform Designer มีข้อได้เปรียบมากมายกว่า SOPC Builder รวมถึงประสิทธิภาพที่สูงขึ้นพร้อมการเชื่อมต่อ Platform Designer ใหม่และการพัฒนาที่รวดเร็วขึ้นพร้อมการสนับสนุนการออกแบบตามลําดับขั้น |
| ตัวอย่างการออกแบบโปรเซสเซอร์แบบฝัง | เริ่มต้นโครงการของคุณด้วยตัวอย่างการออกแบบโปรเซสเซอร์แบบฝังล่าสุดที่มีเป้าหมายไปยังซอฟต์แวร์ Intel® Quartus® Prime v16.0 ขึ้นไป |
Dsp |
|
|---|---|
| หัว ข้อ | คำ อธิบาย |
| ภาพรวมการประมวลผลสัญญาณดิจิตอล (DSP) | Intel นําเสนอโซลูชันจุดลอยตัวแบบแข็งสุดพิเศษ บล็อก DSP ที่ชุบแข็งที่ปฏิวัติวงการเป็นจุดแรกในอุตสาหกรรมที่รองรับจุดลอยแบบแม่นยําเดียวของ IEEE 754 ในวงจรแข็งเฉพาะ |
| เอกสารเกี่ยวกับ DSP | วิวัฒนาการของเทคโนโลยีกําลังพัฒนาไปกว่าความสามารถในการประมวลผลสัญญาณดิจิทัล (DSP) แบบตั้งโปรแกรมได้แบบดั้งเดิม ระดับความยืดหยุ่นที่นําเสนอโดยตรรกะที่ตั้งโปรแกรมได้และคุณประโยชน์ของปริมาณงานที่เกี่ยวข้องทําให้ FPGAs และ PLD มีตัวเลือกที่น่าสนใจยิ่งขึ้นสําหรับแอพพลิเคชั่นที่ต้องการประสิทธิภาพมากขึ้น |
| ตัวอย่างการออกแบบ DSP | เริ่มต้นโครงการของคุณอย่างก้าวกระโดดด้วยตัวอย่างการออกแบบ DSP ล่าสุดที่มีเป้าหมายไปยังซอฟต์แวร์ Intel® Quartus® Prime v16.0 ขึ้นไป |
| ศูนย์สนับสนุน DSP | Intel FPGA ให้เอกสารและการสนับสนุนมากมายสําหรับคอร์ทรัพย์สินทางปัญญา (IP) การประมวลผลสัญญาณดิจิทัล (DSP) ซึ่งช่วยให้คุณพัฒนาและดีบักระบบ DSP ของคุณได้อย่างรวดเร็วและง่ายดาย |
โปรโตคอลอินเทอร์เฟซ |
|
|---|---|
| หัว ข้อ | คำ อธิบาย |
| ศูนย์สนับสนุน DisplayPort IP | ข้อมูลเกี่ยวกับวิธีการเลือก ออกแบบ และปรับใช้ DisplayPort IP |
| ศูนย์สนับสนุนอีเธอร์เน็ต | เลือก ออกแบบ และปรับใช้ลิงค์อีเธอร์เน็ตพร้อมแนวทางในการนําระบบของคุณมาใช้ และแก้ไขจุดบกพร่องลิงก์เหล่านี้ |
| ศูนย์สนับสนุน IP อินเทอร์เฟซหน่วยความจําภายนอก | หน้าการสนับสนุนอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) ให้กระบวนการออกแบบตั้งแต่เริ่มต้นจนเสร็จสิ้นสําหรับ FPGAs Intel |
| ศูนย์สนับสนุน PCI Express* IP Core | ศึกษาข้อมูลเพิ่มเติมเกี่ยวกับ PCI Express* (PCIe*) และวิธีการเลือก ออกแบบ และปรับใช้ลิงก์ PCIe ในคู่มือนี้จาก ทีมสนับสนุน Intel |
| ศูนย์ข้อมูลคอร์ IP PCI* Express (PCIE) | Intel® FPGA มีเอกสารและการสนับสนุนมากมายสําหรับฟังก์ชัน PCI Express MegaCore เพื่อช่วยให้คุณพัฒนาและดีบักแอพพลิเคชั่น PCI Express (PCIe) ได้อย่างรวดเร็วและง่ายดาย |
| รองรับโปรโตคอลทรัพยากร IP อินเทอร์เฟซ | แหล่งข้อมูล IP อินเทอร์เฟซ Intel® FPGA ประกอบด้วยภาพรวมของอุปกรณ์ เอกสารข้อมูล คู่มือผู้ใช้การพัฒนา หมายเหตุแอปพลิเคชัน หมายเหตุรีลีส Errata และข้อมูลบรรจุภัณฑ์ หากต้องการจํากัดผลลัพธ์ให้แคบลง ให้ใช้ "กรองตาม" หรือใช้ "ค้นหาคอลเลกชันนี้" |
| คอร์ IP JESD204B/JESD204C – ศูนย์สนับสนุน | ในหน้านี้ คุณจะพบข้อมูลเพิ่มเติมและแหล่งข้อมูลเกี่ยวกับ JESD204B Intel FPGA IP Core และวิธีการเลือก ออกแบบ และปรับใช้ลิงก์ของตัวรับส่งสัญญาณ |
| ศูนย์สนับสนุน Serial Digital Interface (SDI) | Intel ให้เอกสารประกอบและการสนับสนุนมากมายสําหรับคอร์ทรัพย์สินทางปัญญา (IP) Serial Digital Interface (SDI) เพื่อช่วยให้คุณพัฒนาและดีบักแอปพลิเคชัน SDI ได้อย่างรวดเร็วและง่ายดาย |
| ศูนย์สนับสนุน Serial Digital Interface (SDI) II | ศูนย์สนับสนุน Serial Digital Interface II ถูกจัดประเภทที่สอดคล้องกับขั้นตอนการออกแบบระบบตั้งแต่ต้นจนจบ คุณจะพบข้อมูลเกี่ยวกับวิธีการวางแผน เลือก ออกแบบ ปรับใช้ และตรวจสอบคอร์ IP Serial Digital Interface II ของคุณ นอกจากนี้ยังมีแนวทางวิธีนําระบบของคุณมาใช้ และดีบักการออกแบบ Serial Digital Interface II IP |
| ศูนย์ข้อมูลคอร์ IP Ethernet 10 Gbps | รองรับฟังก์ชัน Megacore ควบคุมการเข้าถึงสื่อ (MAC) อีเธอร์เน็ต 10 Gbps (10GbE) เพื่อช่วยให้คุณพัฒนาและดีบักแอปพลิเคชัน 10GbE ได้อย่างรวดเร็วและง่ายดาย เช่น ไลน์การ์ด การ์ดอินเตอร์เฟซเน็ตเวิร์ก (NICs) และสวิตช์ทํางานที่ 10 กิกะบิตต่อวินาที (Gbps) |
| ศูนย์ข้อมูลคอร์ RapidIO IP Core | Intel นําเสนอโซลูชัน FPGA ที่สมบูรณ์มากมายสําหรับการพัฒนาองค์ประกอบ การประมวลผล RapidIO แบบกําหนดเอง บริดจ์ และสวิตช์ |
| ศูนย์สนับสนุน IP ตัวรับส่งสัญญาณ PHY | ข้อมูลเกี่ยวกับวิธีการเลือก ออกแบบ และปรับใช้ลิงก์ IP ตัวรับส่งสัญญาณ PHY |
| ตัวอย่างการออกแบบ Interface Protocols | เริ่มต้นโครงการของคุณด้วยตัวอย่างการออกแบบโปรโตคอลอินเทอร์เฟซล่าสุดที่มีเป้าหมายไปยังซอฟต์แวร์ Intel® Quartus® Prime v16.0 ขึ้นไป |
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้