ศูนย์สนับสนุน IP ตัวรับส่งสัญญาณ PHY

ศูนย์สนับสนุน IP ตัวรับส่งสัญญาณให้ข้อมูลเกี่ยวกับวิธีเลือก ออกแบบ และปรับใช้ลิงก์ตัวรับส่งสัญญาณ นอกจากนี้ยังมีแนวทางเกี่ยวกับวิธีการดึงระบบของคุณและดีบักลิงก์ตัวรับส่งสัญญาณ หน้านี้จัดระเบียบเป็นหมวดหมู่ที่สอดคล้องกับโฟลว์การออกแบบระบบตัวรับส่งสัญญาณความเร็วสูงตั้งแต่ต้นจนจบ

รับแหล่งข้อมูลสนับสนุนสําหรับ Intel Agilex® 7, Intel® Stratix® 10, Intel® Arria® 10 และอุปกรณ์ Intel® Cyclone® 10 เครื่องจากหน้าด้านล่าง สําหรับอุปกรณ์อื่นๆ ให้ค้นหาจากลิงก์ต่อไปนี้: FPGA ดัชนีเอกสาร, หลักสูตรฝึกอบรม, วิดีโอ, ตัวอย่างการออกแบบ, ฐานความรู้

เริ่มต้นใช้งาน

1. การเลือกอุปกรณ์และ IP

ฉันควรใช้ตระกูลอุปกรณ์ Intel® FPGA ใด

ตารางที่ 1 - การสนับสนุนตัวแปรอุปกรณ์และคุณสมบัติ
อุปกรณ์		Intel® Cyclone® 10	Intel® Arria® 10			Intel® Stratix® 10			® Intel Agilex 7
ตัวแปรอุปกรณ์		GX	SX⁽³⁾	GX⁽³⁾	GT⁽⁴⁾	GX/SX L-Tile	GX/SX H-Tile	MX/TX E-Tile	AGF E-Tile
อัตราข้อมูลสูงสุด (ชิป-ไปยังชิป) ⁽¹⁾⁽⁷⁾	ช่องสัญญาณ GX	12.5 Gbps	17.4 Gbps		17.4 Gbps	17.4 Gbps	17.4 Gbps	N/A	N/A
	ช่องสัญญาณ GXT	N/A	N/A		25.8 Gbps	26.6 Gbps	28.3 Gbps	28.3 Gbps	N/A
	ช่องสัญญาณ GXE	N/A	N/A		N/A	N/A	N/A	28.9 Gbps (NRZ) 57.8 Gbps (PAM4)	28.9 Gbps (NRZ) 57.8 Gbps (PAM4)
อัตราข้อมูลสูงสุด (Backplane) ⁽⁸⁾	ช่องสัญญาณ GX	6.6Gbps	12.5 Gbps	12.5 Gbps		12.5 Gbps	28.3 Gbps	28.3 Gbps	N/A
	ช่องสัญญาณ GXT	N/A	N/A	12.5 Gbps		12.5 Gbps	28.3 Gbps	28.3 Gbps	N/A
	ช่องสัญญาณ GXE	N/A	N/A	N/A		N/A	N/A	28.9 Gbps (NRZ) 57.8 Gbps (PAM4)	28.9 Gbps (NRZ) 57.8 Gbps (PAM4)
ช่องสัญญาณสูงสุดต่ออุปกรณ์	ช่องสัญญาณ GX	12	96	72		96	96	N/A	N/A
	ช่องสัญญาณ GXT	N/A	N/A	6		32	64	24	N/A
	ช่องสัญญาณ GXE	N/A	N/A	N/A		N/A	N/A	120	24 (และ 32 P-Tile)
IP ฮาร์ด	PCIe Gen2 x4 หนึ่งตัวต่ออุปกรณ์	PCIe* Gen3 x8 สูงสุด 4 ต่ออุปกรณ์	PCIe Gen3 x16 สูงสุด 4 ต่ออุปกรณ์			PCIe Gen3 x16 สูงสุด 4 ต่ออุปกรณ์	50/100 Gbps Ethernet MACup สูงสุด 4 ตัวต่ออุปกรณ์ PCIe Gen3 x16 สูงสุด 4 ตัวต่ออุปกรณ์ SR-IOV (4 PF/2K VF) (6)	อีเธอร์เน็ต 10G/25G/100G พร้อมความสามารถเสริม 1588 + RS-FEC (528, 514)/RS-FEC (544, 514)	อีเธอร์เน็ต 10G/25G/100G พร้อมความสามารถเสริม 1588 + RS-FEC (528, 514)/RS-FEC (544, 514)
IP ฮาร์ด	ไม่มีการสนับสนุน SR-IOV	PCIe* Gen3 x8 สูงสุด 4 ต่ออุปกรณ์	PCIe Gen3 x16 สูงสุด 4 ต่ออุปกรณ์			PCIe Gen3 x16 สูงสุด 4 ต่ออุปกรณ์

ดูทั้งหมด แสดงน้อยลง

ค่าที่แสดงในตารางด้านบนเป็นค่าโหมดพลังงานมาตรฐาน ในโหมดพลังงานที่ลดลง อัตราข้อมูลสูงสุดสําหรับช่องสัญญาณอุปกรณ์ Intel Arria® 10 GX (ชิป-ไปยังชิป) คือ 11.3 Gbps เนื่องจากแชนเนลตัวรับส่งสัญญาณ GT ออกแบบมาสําหรับประสิทธิภาพสูงสุด จึงไม่มีโหมดพลังงานในการทํางานที่ลดลง ในการใช้งานช่องสัญญาณตัวรับส่งสัญญาณ GX ในอัตราข้อมูลที่กําหนดในโหมดมาตรฐานและโหมดพลังงานที่ลดลง ให้ใช้พาวเวอร์ซัพพลายที่เกี่ยวข้องและอุปกรณ์ต่อพ่วง สําหรับรายละเอียดเพิ่มเติม โปรดดูตารางข้อมูลอุปกรณ์ Intel Arria 10
ตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10 และ Intel Stratix 10 สามารถรองรับอัตราข้อมูลต่ํากว่า 1.0 Gbps ผ่านการสุ่มตัวอย่าง
สําหรับตัวแปรอุปกรณ์ SX และ GX จะมีการระบุอัตราข้อมูลตัวรับส่งสัญญาณสูงสุดสําหรับเกรดความเร็วตัวรับส่งสัญญาณที่เร็วที่สุด (-1) ดูข้อมูลจําเพาะระดับความเร็วที่ต่ํากว่าได้ที่ ตารางข้อมูลอุปกรณ์
สําหรับตัวแปรอุปกรณ์ GT จะมีการระบุอัตราข้อมูลตัวรับส่งสัญญาณสูงสุดสําหรับ (-1) เกรดความเร็วของตัวรับส่งสัญญาณ ดูข้อมูลจําเพาะระดับความเร็วที่ต่ํากว่าได้ที่ ตารางข้อมูลอุปกรณ์
อุปกรณ์รับส่งสัญญาณ Intel Stratix 10 มีทั้งช่องสัญญาณตัวรับส่งสัญญาณ GX และ GXT สําหรับรายละเอียด โปรดดู Intel Stratix 10 L-/H-Tile Transceiver PHY คู่มือผู้ใช้
SR-IOV ย่อมาสําหรับการจําลองเสมือนเอาต์พุตอินพุตแบบรูทเดียว
ตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10 และ Intel Stratix 10 สามารถรองรับอัตราข้อมูลต่ํากว่า 1.0 Gbps ผ่านการสุ่มตัวอย่าง
แอปพลิเคชัน Backplane อ้างอิงแอปพลิเคชันที่ต้องมีการปรับสมดุลย์ขั้นสูง เช่น การปรับสมดุลความคิดเห็นในการตัดสินใจ (DFE) ที่เปิดใช้งานเพื่อชดเชยการสูญเสียช่องสัญญาณ

ตารางข้อมูลอุปกรณ์ Intel FPGA

แหล่งข้อมูลเพิ่มเติม

โปรดดูบทภาพรวมของคู่มือผู้ใช้ต่อไปนี้:

® อุปกรณ์ Intel Agilex 7

คู่มือผู้ใช้ตัวรับส่งสัญญาณ E-Tile PHY

อุปกรณ์ Intel Stratix 10

อุปกรณ์ Intel Cyclone 10

คู่มือผู้ใช้ตัวรับส่งสัญญาณ Intel Cyclone 10 PHY

อุปกรณ์ Intel Arria 10

คู่มือผู้ใช้ตัวรับส่งสัญญาณ Intel Arria 10 PHY

2. การออกแบบที่ไหลเวียนและการรวม IP

ฉันจะค้นหาข้อมูลเกี่ยวกับการใช้ตัวรับส่งสัญญาณได้จากที่ใด

ใช้เครื่องมือการจัดวางช่องทาง E-Tile ร่วมกับแนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Stratix 10 เพื่อวางแผนการจัดวางโปรโตคอลใน E-Tile อย่างรวดเร็วก่อนที่จะอ่านเอกสารที่ครอบคลุมและการใช้งานการออกแบบในซอฟต์แวร์ Intel® Quartus® Prime เครื่องมือการจัดวางช่องทาง E-Tile ที่ใช้ Excel เป็นส่วนเสริมด้วยแท็บคําสั่ง คําอธิบายแผนภูมิ การปรับปรุงและโปรโตคอล

ฉันควรพิจารณาคําแนะนําด้านการออกแบบใด

® อุปกรณ์ Intel Agilex 7

AN 886: แนวทางการออกแบบอุปกรณ์ Intel Agilex® 7

อุปกรณ์ Intel Stratix 10

แนวทางการออกแบบอุปกรณ์ Intel Stratix 10

อุปกรณ์ Intel Cyclone 10

Intel Cyclone 10 GX อุปกรณ์ Errata และแนวทางการออกแบบ

อุปกรณ์ Intel Arria 10

ฉันจะค้นหาข้อมูลเกี่ยวกับการผนวกรวม PHY IP ของตัวรับส่งสัญญาณได้ที่ไหน

® อุปกรณ์ Intel Agilex 7

อุปกรณ์ Intel Stratix 10

อุปกรณ์ Intel Cyclone 10

อุปกรณ์ Intel Arria 10

ฉันจะค้นหาข้อมูลเกี่ยวกับการแมปการลงทะเบียน IP ของตัวรับส่งสัญญาณ PHY ได้ที่ไหน

อุปกรณ์ Intel Stratix 10

มุมมองลอจิกของการลงทะเบียนตัวรับส่งสัญญาณ Intel Stratix 10 L และ H-Tile

อุปกรณ์ Intel Cyclone 10

มุมมองตรรกะของการลงทะเบียนตัวรับส่งสัญญาณ Intel Cyclone 10

อุปกรณ์ Intel Arria 10

มุมมองตรรกะของการลงทะเบียนตัวรับส่งสัญญาณ Intel Arria 10

คู่มือการตั้งค่าอะนาล็อก

อุปกรณ์ Intel Stratix 10

Intel Stratix Sstimator การสวิงเอาต์พุต/L-Tile 10 ตัวก่อน

อุปกรณ์ Intel Cyclone 10 และ Intel Arria 10

ตัวประมาณการสวิงเอาต์พุตและตัวประมาณการสวิงเอาต์พุต Intel Cyclone 10 และ Intel Arria 10 ตัว

แหล่งข้อมูลเพิ่มเติม

การวางแผนพินตัวรับส่งสัญญาณ Intel Arria 10 ตัว (FPGA Wiki)

3. การออกแบบบอร์ดและการจัดการพลังงาน

แนวทางการออกแบบบอร์ด

แนวทางการเชื่อมต่อพิน

® อุปกรณ์ Intel Agilex 7

® แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Agilex 7

อุปกรณ์ Intel Stratix 10

แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel® Stratix® 10

อุปกรณ์ Intel Cyclone 10

แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel® Cyclone® 10 GX

อุปกรณ์ Intel Arria 10

แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel® Arria® 10 GX, GT และ SX Device Family

การตรวจสอบแผนผัง

® อุปกรณ์ Intel Agilex 7

® Intel Agilex 7 Device Schematic Review การใช้งาน

อุปกรณ์ Intel Stratix 10

การตรวจสอบแผนผังอุปกรณ์ Intel® Stratix® 10

อุปกรณ์ Intel Cyclone 10

Intel® Cyclone® 10 GX Schematic Review การใช้งาน

อุปกรณ์ Intel Arria 10

Intel® Arria®การตรวจสอบ GX, GT และ SX Schematic 10 ข้อ

การจัดการพลังงาน

โมเดลการจําลองและเครื่องมือ

Intel® Advanced Link Analyzer

Intel® Advanced Link Analyzer เป็นเครื่องมือวิเคราะห์การเชื่อมต่อ Jitter/Noise Eye อันล้ําสมัย ซึ่งช่วยให้คุณสามารถประเมินประสิทธิภาพการเชื่อมต่อแบบอนุกรมความเร็วสูงได้อย่างรวดเร็วและง่ายดาย นี่เป็นเครื่องมือสําหรับใช้งานก่อนการออกแบบที่สมบูรณ์แบบเพื่อช่วยให้คุณเข้าใจว่าโซลูชัน Intel FPGA สามารถตอบสนองความต้องการของระบบของคุณได้อย่างไร นอกจากนี้ยังเป็นเครื่องมือที่มีประสิทธิภาพสําหรับการสนับสนุนหลังการออกแบบเพื่อช่วยในการดีบักและการตรวจสอบความถูกต้อง

รุ่น

คู่มือผู้ใช้ชุดพัฒนา

® อุปกรณ์ Intel Agilex 7

อุปกรณ์ Intel Stratix 10

อุปกรณ์ Intel Arria 10

4. การทดสอบการทํางานร่วมกันและมาตรฐาน

โปรแกรม ประยุกต์

รุ่น

ไฟล์ IEEE 1149.6 BSDL

5. ตัวอย่างการออกแบบและการออกแบบอ้างอิง

ตัวอย่างการออกแบบและการออกแบบอ้างอิง

® อุปกรณ์ Intel Agilex 7

อุปกรณ์ Intel Stratix 10

อุปกรณ์ Intel Cyclone 10

ตัวอย่างการออกแบบพื้นฐานของตัวรับส่งสัญญาณ Intel Cyclone 10 ตัว (ชุมชน Intel)

อุปกรณ์ Intel Arria 10

6. หลักสูตรและวิดีโอการฝึกอบรม

หลักสูตรการฝึกอบรมที่แนะนํา

ชื่อเรื่อง	ประเภท	การบรรยาย
พื้นฐานตัวรับส่งสัญญาณสําหรับอุปกรณ์ 20 นาโนเมตรและ 28 นาโนเมตร	ออนไลน์	เรียนรู้หน่วยการสร้างพื้นฐานที่พบในตัวรับส่งสัญญาณ FPGA ขนาด 20 และ 28 นาโนเมตรที่ใช้เพื่อรองรับโปรโตคอลความเร็วสูงที่หลากหลาย
ข้อมูลพื้นฐานเกี่ยวกับ Intel Stratix 10 Transceiver	ออนไลน์	เรียนรู้หน่วยการสร้างพื้นฐานที่พบในตัวรับส่งสัญญาณ Intel Stratix 10 FPGA ที่ใช้เพื่อสนับสนุนโปรโตคอลความเร็วสูงที่หลากหลาย
Transceiver Toolkit สําหรับอุปกรณ์ Intel Arria 10	ออนไลน์	เรียนรู้วิธีดีบักและปรับแต่งการตั้งค่าอนาล็อกของตัวรับส่งสัญญาณ Intel Arria 10 และ Intel Cyclone 10 FPGA แบบไดนามิก
การปรับสภาพสัญญาณขั้นสูงสําหรับตัวรับส่งสัญญาณ Intel Arria 10 FPGA	ออนไลน์	เรียนรู้ความสามารถแบบแอนะล็อกของตัวรับส่งสัญญาณ Intel Arria 10 FPGA และวิธีใช้เพื่อปรับปรุงประสิทธิภาพของลิงก์
การสร้างตัวรับส่งสัญญาณรุ่น 10 PHY Layer	ออนไลน์	เรียนรู้วิธีสร้างการใช้งานตัวรับส่งสัญญาณแบบกําหนดเองโดยใช้บล็อก IP ตัวรับส่งสัญญาณ Intel Arria 10 และ Intel Cyclone 10 FPGA
การสร้าง Intel Stratix 10 FPGA Transceiver PHY Layer	ออนไลน์	เรียนรู้วิธีกําหนดทรัพยากรสามอย่างที่ประกอบเป็นโซลูชันเลเยอร์ PHY ตัวรับส่งสัญญาณ Intel Stratix 10 FPGA ได้แก่ ตัวรับส่งสัญญาณ PHY, ตัวรับส่งสัญญาณ PLL และตัวควบคุมการรีเซ็ตตัวรับส่งสัญญาณ
รุ่น 10 Transceiver Clocking	ออนไลน์	เรียนรู้ทรัพยากรการตอกบัตรที่พบในบล็อกตัวรับส่งสัญญาณ Intel Arria 10 และ Intel Cyclone 10 FPGA

ดูทั้งหมด แสดงน้อยลง

หลักสูตรการฝึกอบรมอื่นๆ

หลักสูตรการฝึกอบรมตัวรับส่งสัญญาณ

วิดีโอแนะนํา

ชื่อ เรื่อง	คำ อธิบาย
วิธีกําหนดค่าพารามิเตอร์อะนาล็อก PMA ใหม่แบบไดนามิกสําหรับ Intel Cyclone 10 GX	เรียนรู้การใช้พารามิเตอร์อะนาล็อก Intel Cyclone 10 GX FPGA Native PHY PMA โดยใช้ขั้นตอนการกําหนดค่าใหม่โดยตรง
วิธีดําเนินการกําหนดค่าใหม่แบบไดนามิก Intel Cyclone 10 GX ด้วยสวิตช์ fPLL และการกําหนดค่าแชนเนลใหม่โดยใช้วิธีการเขียนโดยตรง	เรียนรู้วิธีดําเนินการจําลองฟังก์ชันการกําหนดค่าไดนามิกตัวรับส่งสัญญาณใหม่ด้วยสวิตช์ลูปแบบล็อกเฟส (PLL) แบบ fractional Intel Cyclone 10 G FPGA X โดยใช้วิธีการเขียนโดยตรง
วิธีการกําหนดค่าสวิตช์และการกําหนดค่าแชนแนลใหม่ของ Intel Cyclone 10 GX Native PHY ATX PLL	เรียนรู้วิธีดําเนินการจําลองการทํางานด้วยสวิตช์ FPGA Native PHY ATX PLL Intel Cyclone 10 GX, การกําหนดค่าแชนเนลใหม่ด้วยสตรีมเมอร์แบบฝัง และการปรับเทียบช่องสัญญาณใหม่
วิธีการสลับการเลือก CDR refclk โดยใช้ Embedded Streamer และโปรไฟล์การกําหนดค่าใหม่ใน Intel Arria 10 Native PHY	เรียนรู้วิธีดําเนินการกําหนดค่าใหม่แบบไดนามิกเพื่อสลับการปรับกลับการกู้คืนข้อมูลนาฬิกา (CDR) ด้วยสตรีมเมอร์แบบฝังและโปรไฟล์การกําหนดค่าใหม่หลายโปรไฟล์ในอุปกรณ์ Intel Arria 10
วิธีกําหนดค่าสอง FPGAs ที่มีการเชื่อมต่อภายนอกผ่านสายเคเบิล SMA โดยใช้ชุดเครื่องมือตัวรับส่งสัญญาณ	เรียนรู้วิธีกําหนดค่าอุปกรณ์สองเครื่องภายใต้การทดสอบ (DUT) ชุดเครื่องมือเปิดใช้งานตัวรับส่งสัญญาณ (XCVR) ดําเนินการอินเตอร์เฟซชิปต่อชิปและค้นหาการตั้งค่าอนาล็อกที่เหมาะสม
วิธีดําเนินการกําหนดค่าใหม่แบบไดนามิกเพื่อสลับ TX PLL สําหรับตัวรับส่งสัญญาณ Intel Arria 10 โดยใช้ Embedded Streamer	เรียนรู้วิธีกําหนดค่าใหม่แบบไดนามิกเพื่อสลับตัวส่งสัญญาณ (TX) PLL สําหรับตัวรับส่งสัญญาณ Intel Arria 10 FPGA โดยใช้สตรีมเมอร์แบบฝัง

ดูทั้งหมด แสดงน้อยลง

วิดีโอด่วน Intel® FPGA

วิดีโอด่วนเพิ่มเติม

ชื่อ เรื่อง	คำ อธิบาย
การกําหนดค่าอุปกรณ์ Intel Arria 10 ของอุปกรณ์รับส่งสัญญาณ Simplex	ดูวิดีโอนี้เพื่อเรียนรู้วิธีการวางตัวรับส่งสัญญาณที่เรียบง่ายของอุปกรณ์ Intel Arria 10 พร้อมการกําหนดค่าใหม่แบบไดนามิกในช่องสัญญาณตัวรับส่งสัญญาณทางกายภาพเดียวกัน
การกําหนดค่าใหม่แบบไดนามิกของตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10	ดูวิดีโอนี้เพื่อเรียนรู้วิธีดําเนินการเปลี่ยนแปลงอัตราข้อมูลโดยใช้สวิตช์ลูปถูกล็อคเฟส (TX) ส่ง (PLL) และสตรีมเมอร์แบบฝังในอุปกรณ์ Intel Arria 10
วิธีใช้ชุดเครื่องมือตัวรับส่งสัญญาณตอนที่ 1	ดูวิดีโอสี่ส่วนนี้เพื่อเรียนรู้วิธีใช้แอพพลิเคชั่นชุดเครื่องมือตัวรับส่งสัญญาณที่แสดงบนชุดพัฒนา FPGA Intel Arria 10 FPGA วิดีโอนี้อธิบายถึงวิธีรับการตั้งค่าเอกสารแนบขนาดกลางทางกายภาพ (PMA) ที่ดีที่สุดสําหรับตัวรับส่งสัญญาณ
วิธีใช้ชุดเครื่องมือตัวรับส่งสัญญาณส่วนที่ 2	ดูวิดีโอสี่ส่วนนี้เพื่อเรียนรู้วิธีใช้แอพพลิเคชั่นชุดเครื่องมือตัวรับส่งสัญญาณที่แสดงบนชุดพัฒนา FPGA Intel Arria 10 FPGA วิดีโอนี้อธิบายถึงวิธีรับการตั้งค่า PMA ที่ดีที่สุดสําหรับตัวรับส่งสัญญาณ
วิธีใช้ชุดเครื่องมือตัวรับส่งสัญญาณส่วนที่ 3	ดูวิดีโอสี่ส่วนนี้เพื่อเรียนรู้วิธีใช้แอพพลิเคชั่นชุดเครื่องมือตัวรับส่งสัญญาณที่แสดงบนชุดพัฒนา FPGA Intel Arria 10 FPGA วิดีโอนี้อธิบายถึงวิธีรับการตั้งค่า PMA ที่ดีที่สุดสําหรับตัวรับส่งสัญญาณ
วิธีใช้ชุดเครื่องมือตัวรับส่งสัญญาณตอนที่ 4	ดูวิดีโอสี่ส่วนนี้เพื่อเรียนรู้วิธีใช้แอพพลิเคชั่นชุดเครื่องมือตัวรับส่งสัญญาณที่แสดงบนชุดพัฒนา FPGA Intel Arria 10 FPGA วิดีโอนี้อธิบายถึงวิธีรับการตั้งค่า PMA ที่ดีที่สุดสําหรับตัวรับส่งสัญญาณ
เครื่องรับส่งสัญญาณ Intel Arria 10: ข้อมูลพื้นฐานก่อนการเน้น	เรียนรู้พื้นฐานเกี่ยวกับคุณสมบัติก่อนการเน้นตัวรับส่งสัญญาณ Intel Arria 10 เปรียบเทียบรูปคลื่นจําลองเทียบกับการวัดซิลิคอน
การกําหนดค่าใหม่แบบไดนามิกสําหรับตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10	ดูวิดีโอนี้เพื่อเรียนรู้วิธีดําเนินการเปลี่ยนแปลงอัตราข้อมูลโดยใช้การสลับ TX PLL กับสตรีมเมอร์แบบฝังในอุปกรณ์ Intel Arria 10
กําหนดค่าตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10 ใหม่โดยใช้ Embedded Streamer	ดูวิดีโอนี้เพื่อเรียนรู้วิธีกําหนดค่าใหม่แบบไดนามิกด้วยตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10 Standard PCS โดยใช้สตรีมเมอร์แบบฝัง
ใช้โมเดล IBIS-AMI เพื่อประมาณความถูกต้องของสัญญาณของตัวรับส่งสัญญาณ Intel Arria 10 อุปกรณ์	ดูวิดีโอนี้เพื่อเรียนรู้วิธีดําเนินการจําลองการตรวจสอบความถูกต้องของสัญญาณด้วยอุปกรณ์รับส่งสัญญาณ Intel Arria 10 รุ่น IBIS-AMI ใน Intel® Advanced Link Analyzer นอกจากนี้ วิดีโอนี้ยังครอบคลุมถึงการรายงานแผนภาพดวงตาอีกด้วย

ดูทั้งหมด แสดงน้อยลง

7. ดีบัก

เครื่อง มือ

เครื่องมือดีบักตัวรับส่งสัญญาณอุปกรณ์ Intel Stratix 10 Device E-Tile

เครื่องมือดีบักประกอบด้วยเครื่องมือย่อยสองตัว

เครื่องมือสถานะช่วยให้คุณสามารถอ่านและรีเซ็ตพารามิเตอร์ PMA และล็อกอินเข้าสู่ไฟล์ได้ นอกจากนี้ยังช่วยให้คุณสามารถดําเนินการปรับการทํางาน (ช่องโหว่ภายใน/ภายนอก, การปรับเบื้องต้น) อ่านและรีเซ็ตบิตข้อผิดพลาด
เครื่องมือการปรับแต่งช่วยให้คุณสามารถปรับแต่งตัวรับส่งสัญญาณด้วยการกําหนดค่าพารามิเตอร์ PMA พื้นฐานสําหรับ 10Gbps/28Gbps/56Gbps และด้วยพารามิเตอร์แบบกําหนดเอง คุณจะสามารถกวาดพารามิเตอร์ PMA และล็อกอินเข้าสู่ไฟล์ได้ ใช้เครื่องมือนี้เพื่อวิเคราะห์สถานภาพของช่องรับส่งสัญญาณใน Intel Stratix Device E-Tile 10 ของคุณ

ดาวน์โหลดคู่มือผู้ใช้

ดาวน์โหลดและติดตั้งไฟล์เครื่องมือที่นี่

เครื่องมือดีบัก PHY ตัวรับส่งสัญญาณ INTEL STRATIX 10 อุปกรณ์ L-Tile/H-Tile

เครื่องมือดีบักนี้ประกอบด้วยเครื่องมือย่อยสี่ตัว:

เครื่องมือแรงดันไฟฟ้าช่วยให้คุณสามารถวัดแรงดันไฟฟ้าที่โหนดการสุ่มตัวอย่างข้อมูลผู้รับและโหนดตัวส่งสัญญาณ
เครื่องมือสถานะช่องสัญญาณช่วยให้คุณสามารถตรวจสอบสถานะถูกล็อคไปยังข้อมูลการกู้คืนข้อมูลสัญญาณนาฬิกาผู้รับ (CDR), สถานะการสอบเทียบ, สถานะลูปเวย์ และสถานะตัวสร้าง/ตัวตรวจสอบ PRBS
เครื่องมือสถานะการปรับตัวช่วยให้คุณสามารถข้ามการตรวจสอบบิตที่ลงทะเบียนการปรับตั้งค่าโดยเทียบกับการตั้งค่าบิตสีทอง -บิตสีทองเป็นการตั้งค่าบิตที่แนะนําสําหรับการลงทะเบียนที่กําหนด
เครื่องมือดีบักตาช่วยให้คุณสามารถวัดความสูงของดวงตาและ/หรือความกว้างของตาได้

ใช้เครื่องมือนี้เพื่อวิเคราะห์ความสมบูรณ์ของช่องสัญญาณตัวรับส่งสัญญาณใน Intel Stratix 10 Device L-Tile/H-Tile

ดาวน์โหลดบทช่วยสอนเกี่ยวกับเครื่องมือ

ดาวน์โหลดและติดตั้งไฟล์เครื่องมือที่นี่

Intel Arria 10 Device Transceiver PHY - ตัววิเคราะห์ความผิดพลาด Tree

ตัววิเคราะห์ข้อบกพร่องแบบอินเตอร์แอคทีฟนี้ให้แนวทางสําหรับการแก้ปัญหาที่คุณอาจพบในขณะใช้งาน Intel Arria 10 Device Transceiver PHY ตัววิเคราะห์ประกอบด้วยสามส่วน:

ดีบัก PHY แบบเนทีฟ
ดีบักการปรับแต่งลิงก์
ดีบักการกําหนดค่าใหม่แบบไดนามิก

ใช้ตัววิเคราะห์ข้อบกพร่องนี้เพื่อช่วยคุณแก้ไขปัญหา PHY ของตัวรับส่งสัญญาณและนําเสนอการออกแบบของคุณอย่างมีประสิทธิภาพที่สุด ใช้งานร่วมกับเครื่องมือดีบัก INTEL ARRIA 10 Device Transceiver PHY

ดาวน์โหลดคู่มือผู้ใช้

ดาวน์โหลดและติดตั้งไฟล์เครื่องมือที่นี่

เครื่องมือดีบัก PHY ตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10

เครื่องมือดีบักนี้ประกอบด้วยเครื่องมือย่อยสี่ตัวเดียวกับ Intel Stratix เวอร์ชั่น 10:

เครื่องมือแรงดันไฟฟ้าช่วยให้คุณสามารถวัดแรงดันไฟฟ้าที่โหนดการสุ่มตัวอย่างข้อมูลผู้รับและโหนดตัวส่งสัญญาณ
เครื่องมือสถานะช่องสัญญาณช่วยให้คุณสามารถตรวจสอบสถานะถูกล็อคไปยังข้อมูลการกู้คืนข้อมูลสัญญาณนาฬิกาผู้รับ (CDR), สถานะการสอบเทียบ, สถานะลูปเวย์ และสถานะตัวสร้าง/ตัวตรวจสอบ PRBS
เครื่องมือสถานะการปรับตัวช่วยให้คุณสามารถข้ามการตรวจสอบบิตที่ลงทะเบียนการปรับตั้งค่าโดยเทียบกับการตั้งค่าบิตสีทอง -บิตสีทองเป็นการตั้งค่าบิตที่แนะนําสําหรับการลงทะเบียนที่กําหนด
เครื่องมือดีบักตาช่วยให้คุณสามารถวัดความสูงของดวงตาและ/หรือความกว้างของตาได้

ใช้เครื่องมือนี้เพื่อวิเคราะห์สถานภาพของช่องรับส่งสัญญาณในอุปกรณ์ Intel Arria 10 ของคุณ

ดาวน์โหลดและติดตั้งไฟล์เครื่องมือที่นี่

หมายเหตุรีลีสคอร์ทรัพย์สินทางปัญญา (IP)

หมายเหตุรีลีส Intel® Quartus® Prime Design Suite (หมายเหตุ: ตัวรับส่งสัญญาณ Native PHY IP Release Notes อยู่ในหมายเหตุรีลีส Intel® Quartus® Prime Design Suite)

หมายเหตุรีลีสชุดการออกแบบ Intel® Quartus® Prime

อุปกรณ์ Intel FPGA Errata

อุปกรณ์ Intel Stratix 10

อุปกรณ์ Intel Cyclone 10

Intel Cyclone 10 GX อุปกรณ์ Errata และแนวทางการออกแบบ

อุปกรณ์ Intel Arria 10

คู่มือผู้ใช้

อ่านบทบนฟังก์ชันดีบักในคู่มือผู้ใช้ต่อไปนี้:

® อุปกรณ์ Intel Agilex 7

คู่มือผู้ใช้ตัวรับส่งสัญญาณ E-Tile PHY

อุปกรณ์ Intel Stratix 10

อุปกรณ์ Intel Cyclone 10

คู่มือผู้ใช้ตัวรับส่งสัญญาณ Intel® Cyclone® 10 GX PHY

อุปกรณ์ Intel Arria 10

คู่มือผู้ใช้ตัวรับส่งสัญญาณ Intel Arria 10 PHY

โซลูชันฐานความรู้

คู่มือการแมปการลงทะเบียนตัวรับส่งสัญญาณ

อุปกรณ์ Intel Stratix 10

มุมมองลอจิกของการลงทะเบียนตัวรับส่งสัญญาณ Intel Stratix 10 L และ H-Tile

อุปกรณ์ Intel Cyclone 10

มุมมองลอจิกของการลงทะเบียนตัวรับส่งสัญญาณ Intel Cyclone 10

อุปกรณ์ Intel Arria 10

มุมมองลอจิกของการลงทะเบียนตัวรับส่งสัญญาณ Intel Arria 10

แหล่งข้อมูลเพิ่มเติม

คู่มือผู้ใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro และ Standard

เริ่มต้นใช้งาน
1. การเลือกอุปกรณ์และ IP
2. การออกแบบที่ไหลเวียนและการรวม IP
3. การออกแบบบอร์ดและการจัดการพลังงาน
4. การทดสอบการทํางานร่วมกันและมาตรฐาน
5. ตัวอย่างการออกแบบและการออกแบบอ้างอิง
6. หลักสูตรและวิดีโอการฝึกอบรม
7. ดีบัก

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

ศูนย์สนับสนุน IP ตัวรับส่งสัญญาณ PHY

เริ่มต้นใช้งาน

1. การเลือกอุปกรณ์และ IP

ฉันควรใช้ตระกูลอุปกรณ์ Intel® FPGA ใด

แหล่งข้อมูลเพิ่มเติม

2. การออกแบบที่ไหลเวียนและการรวม IP

ฉันจะค้นหาข้อมูลเกี่ยวกับการใช้ตัวรับส่งสัญญาณได้จากที่ใด

ฉันควรพิจารณาคําแนะนําด้านการออกแบบใด

ฉันจะค้นหาข้อมูลเกี่ยวกับการผนวกรวม PHY IP ของตัวรับส่งสัญญาณได้ที่ไหน

ฉันจะค้นหาข้อมูลเกี่ยวกับการแมปการลงทะเบียน IP ของตัวรับส่งสัญญาณ PHY ได้ที่ไหน

คู่มือการตั้งค่าอะนาล็อก

แหล่งข้อมูลเพิ่มเติม

3. การออกแบบบอร์ดและการจัดการพลังงาน

แนวทางการเชื่อมต่อพิน

การตรวจสอบแผนผัง

การจัดการพลังงาน

โมเดลการจําลองและเครื่องมือ

คู่มือผู้ใช้ชุดพัฒนา

4. การทดสอบการทํางานร่วมกันและมาตรฐาน

โปรแกรม ประยุกต์

รุ่น

5. ตัวอย่างการออกแบบและการออกแบบอ้างอิง

ตัวอย่างการออกแบบและการออกแบบอ้างอิง

6. หลักสูตรและวิดีโอการฝึกอบรม

หลักสูตรการฝึกอบรมที่แนะนํา

หลักสูตรการฝึกอบรมอื่นๆ

วิดีโอแนะนํา

วิดีโอด่วน Intel® FPGA

7. ดีบัก

เครื่อง มือ

หมายเหตุรีลีสคอร์ทรัพย์สินทางปัญญา (IP)

อุปกรณ์ Intel FPGA Errata

คู่มือผู้ใช้

โซลูชันฐานความรู้

คู่มือการแมปการลงทะเบียนตัวรับส่งสัญญาณ

แหล่งข้อมูลเพิ่มเติม