ศูนย์สนับสนุน PHY IP ตัวรับส่งสัญญาณ
ยินดีต้อนรับสู่ศูนย์สนับสนุน Transceiver PHY IP!
ที่นี่คุณจะพบข้อมูลเกี่ยวกับวิธีการเลือกออกแบบและใช้ลิงก์ตัวรับส่งสัญญาณ นอกจากนี้ยังมีแนวทางเกี่ยวกับวิธีการแสดงระบบของคุณและดีบักลิงก์ตัวรับส่งสัญญาณ หน้านี้ถูกจัดเป็นหมวดหมู่ที่สอดคล้องกับการไหลของการออกแบบระบบรับส่งสัญญาณความเร็วสูงตั้งแต่ต้นจนจบ
สนุกกับการเดินทางของคุณ!
รับทรัพยากรการสนับสนุนสําหรับIntel® Agilex™, Intel® Stratix® 10, Intel® Arria® 10และอุปกรณ์Intel® Cyclone® 10อุปกรณ์จากหน้าด้านล่าง สําหรับอุปกรณ์อื่นๆ ให้ค้นหาจากการเชื่อมโยงต่อไปนี้: วิดีโอหลักสูตรการฝึกอบรมตัวอย่างการออกแบบเว็บคาสต์และฐานความรู้
การเริ่มต้นใช้งาน
มีอะไรใหม่

1. การเลือกอุปกรณ์และ IP
ฉันควรใช้อุปกรณ์ FPGA ® Intel รุ่นใด
ตารางที่ 1 - การสนับสนุนตัวแปรอุปกรณ์และคุณสมบัติ | |||||||||
---|---|---|---|---|---|---|---|---|---|
อุปกรณ์ |
อินเทลไซโคลน 10 |
อินเทล อาร์เรีย 10 |
อินเทล สแตรทเท็กซ์ 10 |
อินเทล คลีนิกซ์ |
|||||
ตัวแปรอุปกรณ์ |
จีเอ็กซ์ |
เอสเอ็กซ์(3) |
จีเอ็กซ์(3) |
จีที(4) |
กระเบื้อง GX/SX L |
กระเบื้อง H GX/SX |
กระเบื้องอิเล็กทรอนิกส์ MX/TX |
กระเบื้องอิเล็กทรอนิกส์ AGF |
|
อัตราข้อมูลสูงสุด |
|
12.5 Gbps |
17.4 กิกะไบต์ |
17.4 กิกะไบต์ |
17.4 กิกะไบต์ |
17.4 กิกะไบต์ |
N/A |
N/A |
|
ช่อง GXT | N/A |
N/A |
25.8 กิกะไบต์ |
26.6 Gbps |
28.3 กิกะไบต์ |
28.3 กิกะไบต์ |
N/A |
||
ช่อง GXE | N/A |
N/A |
N/A |
N/A |
N/A |
28.9 ปอนด์ต่อวินาที (NRZ) 57.8 ปอนด์ต่อวินาที (PAM4) |
28.9 ปอนด์ต่อวินาที (NRZ) 57.8 ปอนด์ต่อวินาที (PAM4) |
||
อัตราข้อมูลสูงสุด |
ช่อง GX |
6.6Gbps |
12.5 Gbps |
12.5 Gbps | 12.5 Gbps |
28.3 กิกะไบต์ | 28.3 กิกะไบต์ | N/A | |
ช่อง GXT |
N/A |
N/A |
|||||||
|
N/A |
N/A |
N/A |
N/A |
N/A |
28.9 ปอนด์ต่อวินาที (NRZ) 57.8 ปอนด์ต่อวินาที (PAM4) |
28.9 ปอนด์ต่อวินาที (NRZ) 57.8 ปอนด์ต่อวินาที (PAM4) |
||
ช่องสัญญาณสูงสุดต่ออุปกรณ์ |
ช่อง GX |
12 |
96 |
72 | 96 |
96 | N/A | N/A |
|
ช่อง GXT |
N/A |
N/A |
6 | 32 |
64 |
24 |
N/A | ||
ช่อง GXE |
N/A |
N/A |
N/A | N/A |
N/A | 120 | 24 (และ 32 P-Tile) |
||
ฮาร์ดไอพี | หนึ่ง PCIe Gen2 x4 ต่ออุปกรณ์ | PCIe* Gen3 x8 สูงสุด 4 ต่ออุปกรณ์ | PCIe Gen3 x16 สูงสุด 4 ต่ออุปกรณ์ | PCIe Gen3 x16 สูงสุด 4 ต่ออุปกรณ์ | 50/100 Gbps Ethernet MACup ถึง 4 ต่ออุปกรณ์ PCIe Gen3 x16 สูงสุด 4 ต่ออุปกรณ์ SR-IOV (สี่ PF / 2K VF) (6) | 10G / 25G / 100G อินเธอร์เน็ตพร้อมความสามารถเสริม 1588 + RS-FEC (528, 514) / RS-FEC (544, 514) | 10G / 25G / 100G อินเธอร์เน็ตพร้อมความสามารถเสริม 1588 + RS-FEC (528, 514) / RS-FEC (544, 514) | ||
ไม่มีการสนับสนุน SR-IOV |
- ค่าที่แสดงในตารางด้านบนใช้สําหรับโหมดพลังงานมาตรฐาน ในโหมดพลังงานที่ลดลงอัตราข้อมูลสูงสุดสําหรับช่องอุปกรณ์ Intel Arria® 10 GX (ชิปต่อชิป) คือ 11.3 Gbps เนื่องจากช่องรับส่งสัญญาณ GT ได้รับการออกแบบมาเพื่อประสิทธิภาพสูงสุดจึงไม่มีโหมดการใช้พลังงานที่ลดลง ในการใช้งานช่องรับส่งสัญญาณ GX ในอัตราข้อมูลที่กําหนดในโหมดมาตรฐานและลดการใช้พลังงานให้ใช้แหล่งจ่ายไฟหลักและอุปกรณ์ต่อพ่วงที่สอดคล้องกัน สําหรับรายละเอียดเพิ่มเติม โปรดดูแผ่นข้อมูลอุปกรณ์ Intel Arria 10
- ตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10 และ Intel Stratix 10 สามารถรองรับอัตราข้อมูลที่ต่ํากว่า 1.0 Gbps ผ่านการสุ่มตัวอย่าง
- สําหรับรุ่นของอุปกรณ์ SX และ GX อัตราข้อมูลตัวรับส่งสัญญาณสูงสุดจะถูกระบุสําหรับเกรดความเร็วตัวรับส่งสัญญาณที่เร็วที่สุด (–1) โปรดดูที่แผ่นข้อมูลอุปกรณ์สําหรับข้อกําหนดระดับความเร็วต่ํา
- สําหรับรุ่นของอุปกรณ์ GT อัตราข้อมูลตัวรับส่งสัญญาณสูงสุดจะถูกระบุสําหรับเกรดความเร็วตัวรับส่งสัญญาณ (-1) โปรดดูแผ่นข้อมูลอุปกรณ์สําหรับข้อกําหนดเกรดความเร็วต่ํา
- ตัวรับส่งสัญญาณอุปกรณ์ Intel Stratix 10 มีช่องรับส่งสัญญาณทั้ง GX และ GXT สําหรับรายละเอียดโปรดดูคู่มือผู้ใช้ PHY ตัวรับส่งสัญญาณ PHY ของ Intel Stratix 10 L-/H-Tile
- SR-IOV ย่อมาจากการจําลองเสมือนเอาต์พุตอินพุตรากเดียว
- ตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10 และ Intel Stratix 10 สามารถรองรับอัตราข้อมูลที่ต่ํากว่า 1.0 Gbps ผ่านการสุ่มตัวอย่าง
- แอปพลิเคชัน Backplane หมายถึงแอปพลิเคชันที่ต้องการความเท่าเทียมกันขั้นสูงเช่นการปรับให้เท่ากันของคําติชมการตัดสินใจ (DFE) ที่เปิดใช้งานเพื่อชดเชยการสูญเสียช่อง
แผ่นข้อมูลอุปกรณ์ FPGA ของ Intel
- แผ่นข้อมูลอุปกรณ์ Intel Agilex ›
- แผ่นข้อมูลอุปกรณ์ Intel Stratix 10 ›
- แผ่นข้อมูลอุปกรณ์ 10 GX ® Intel Cyclone ›
- แผ่นข้อมูลอุปกรณ์ Intel Arria 10 ›
แหล่งข้อมูลเพิ่มเติม
โปรดดูบทภาพรวมของคู่มือผู้ใช้ต่อไปนี้:
อุปกรณ์อินเทลคลีกซ์
อุปกรณ์ Intel Stratix 10
- คู่มือผู้ใช้ PHY ตัวรับส่งสัญญาณ Intel Stratix 10 L และ H-Tile ›
- คู่มือผู้ใช้ PHY ตัวรับส่งสัญญาณ E-Tile ›
- AN 778 - การใช้ตัวรับส่งสัญญาณ Intel Stratix 10 ›
อินเทลไซโคลน 10 อุปกรณ์
อุปกรณ์ Intel Arria 10
2. ขั้นตอนการออกแบบและการรวม IP
ฉันจะค้นหาข้อมูลเกี่ยวกับการใช้ตัวรับส่งสัญญาณได้จากที่ใด
ใช้เครื่องมือการจัดวางช่อง E-Tile ร่วมกับแนวทางการเชื่อมต่อขาตระกูลของอุปกรณ์ Intel Stratix 10 เพื่อวางแผนตําแหน่งโปรโตคอลใน E-Tile อย่างรวดเร็วก่อนที่จะอ่านเอกสารที่ครอบคลุมและดําเนินการออกแบบในซอฟต์แวร์ Intel® Quartus® Prime เครื่องมือการจัดวางช่องสัญญาณ E-Tile บน Excel เสริมด้วยแท็บคําแนะนํา คําอธิบายแผนภูมิ การตรวจทานและโพรโทคอล
ฉันควรพิจารณาคําแนะนําในการออกแบบอะไรบ้าง
อุปกรณ์อินเทลคลีกซ์
อุปกรณ์ Intel Stratix 10
อินเทลไซโคลน 10 อุปกรณ์
อุปกรณ์ Intel Arria 10
- Intel Arria 10 GX / GT อุปกรณ์ errata และคําแนะนําในการออกแบบ ›
- Intel Arria® 10 SX อุปกรณ์ errata และคําแนะนําในการออกแบบ ›
ฉันจะหาข้อมูลเกี่ยวกับการรวม IP ของตัวรับส่งสัญญาณ PHY ได้จากที่ใด
อุปกรณ์อินเทลคลีกซ์
อุปกรณ์ Intel Stratix 10
- คู่มือผู้ใช้ PHY ตัวรับส่งสัญญาณ Intel Stratix 10 L และ H-Tile ›
- คู่มือผู้ใช้ PHY ตัวรับส่งสัญญาณ E-Tile ›
อินเทลไซโคลน 10 อุปกรณ์
- คู่มือผู้ใช้ Intel Cyclone 10 ตัวรับส่งสัญญาณ PHY ›
- AN 801: แนวทางการออกแบบอุปกรณ์ Intel Cyclone 10 ›
อุปกรณ์ Intel Arria 10
ฉันจะหาข้อมูลเกี่ยวกับการทําแผนที่เครื่องรับส่งสัญญาณ PHY IP ได้ที่ไหน?
อุปกรณ์ Intel Stratix 10
อินเทลไซโคลน 10 อุปกรณ์
อุปกรณ์ Intel Arria 10
แนวทางการตั้งค่าแบบแอนะล็อก
อุปกรณ์ Intel Stratix 10
อินเทลไซโคลน 10 และ Intel Arria 10 อุปกรณ์
แหล่งข้อมูลเพิ่มเติม
3. การออกแบบบอร์ดและการจัดการพลังงาน
แนวทางการออกแบบบอร์ด
- คู่มือผู้ใช้การกําหนดค่า Intel Agilex ›
- แนวทางการออกแบบความสมบูรณ์ของสัญญาณอินเทอร์เฟซอนุกรมความเร็วสูงสําหรับ Intel Agilex สําหรับตระกูลอุปกรณ์ ›
- AN 672: แนวทางการออกแบบลิงก์ตัวรับส่งสัญญาณสําหรับการส่งข้อมูลสูง Gbps ›
- 114: แนวทางการออกแบบบอร์ดสําหรับแพ็คเกจอุปกรณ์ที่ตั้งโปรแกรมได้® Intel ›
- AN 766: อุปกรณ์ Intel Stratix 10 แนวทางการออกแบบเค้าโครงอินเทอร์เฟซสัญญาณความเร็วสูง ›
- 613: ข้อควรพิจารณาในการออกแบบสแต็คอัพ PCB สําหรับ Intel FPGAs ›
แนวทางการเชื่อมต่อพิน
อุปกรณ์อินเทลคลีกซ์
อุปกรณ์ Intel Stratix 10
อินเทลไซโคลน 10 อุปกรณ์
อุปกรณ์ Intel Arria 10
การทบทวนแผนผัง
อุปกรณ์อินเทลคลีกซ์
อุปกรณ์ Intel Stratix 10
อินเทลไซโคลน 10 อุปกรณ์
อุปกรณ์ Intel Arria 10
การจัดการพลังงาน
- คู่มือผู้ใช้การจัดการพลังงาน Intel Agilex ›
- ตัวประมาณพลังงานยุคแรก (EPE) และเครื่องวิเคราะห์พลังงาน ›
- ข้อควรพิจารณาในการจัดลําดับพลังงาน 692 สําหรับ Intel Cyclone 10 GX, Intel Arria 10, Intel Stratix 10 และอุปกรณ์ Intel Agilex ›
- 750: การใช้เครื่องมือ Intel FPGA PDN เพื่อเพิ่มประสิทธิภาพการออกแบบเครือข่ายการส่งพลังงานของคุณ ›
- คู่มือผู้ใช้เครื่องมือส่งพลังงาน (PDN) เฉพาะอุปกรณ์ 2.0 ›
แบบจําลองจําลองและเครื่องมือ
เครื่องวิเคราะห์ลิงก์ขั้นสูง® Intel ›
เครื่องวิเคราะห์ลิงก์ขั้นสูง® Intel เป็นเครื่องมือวิเคราะห์ความกระวนกระวายใจ / ลิงก์เสียงรบกวนที่ทันสมัยซึ่งช่วยให้คุณสามารถประเมินประสิทธิภาพการเชื่อมโยงแบบอนุกรมความเร็วสูงได้อย่างรวดเร็วและง่ายดาย เป็นเครื่องมือที่เหมาะสําหรับการออกแบบล่วงหน้าเพื่อช่วยให้คุณเข้าใจว่าโซลูชัน Intel FPGA สามารถเหมาะกับความต้องการของระบบของคุณได้อย่างไร นอกจากนี้ยังเป็นเครื่องมือที่มีประสิทธิภาพสําหรับการสนับสนุนหลังการออกแบบเพื่อช่วยในการตรวจแก้จุดบกพร่องและการตรวจสอบ
รุ่น
คู่มือผู้ใช้ชุดพัฒนา
อุปกรณ์อินเทลคลีกซ์
อุปกรณ์ Intel Stratix 10
- คู่มือผู้ใช้ชุดพัฒนา Intel Stratix 10 ›
- Intel Stratix10 GX คู่มือการพัฒนาความสมบูรณ์ของสัญญาณตัวรับส่งสัญญาณ ›
อุปกรณ์ Intel Arria 10
4. การทํางานร่วมกันและการทดสอบมาตรฐาน
โปรแกรม ประยุกต์
- คู่มือผู้ใช้ I/O และ LVDS SERDES เอนกประสงค์ทั่วไปของ Intel Agilex ›
- ข้อ 835: พื้นฐานการส่งสัญญาณ PAM4 ›
- AN 846: การแก้ไขข้อผิดพลาดไปข้างหน้าของ Intel Stratix 10 ›
รุ่น
5. ตัวอย่างการออกแบบและการออกแบบอ้างอิง
ตัวอย่างการออกแบบและการออกแบบอ้างอิง
อุปกรณ์ Intel Stratix 10
- การออกแบบสาธิตตัวรับส่งสัญญาณความเร็วสูง - Stratix 10 TX ซีรี่ส์ ›
- การออกแบบสาธิตตัวรับส่งสัญญาณความเร็วสูง - Stratix 10 GX ซีรี่ส์ ›
อินเทลไซโคลน 10 อุปกรณ์
อุปกรณ์ Intel Arria 10
- Terasic DE10 ขั้นสูงด้วยบอร์ด Intel Arria 10 SoC ›
- ชุดพัฒนาทันที ACHILLES พร้อมบอร์ดเริ่มต้น Intel Arria 10 FPGA SoM ›
- ตัวอย่างการออกแบบ PHY ตัวรับส่งสัญญาณ Intel Arria 10 (ชุมชน Intel) ›
- ตัวอย่างการออกแบบพื้นฐานของ Intel Arria 10 ตัวรับส่งสัญญาณ PHY (ชุมชน Intel) ›
- การออกแบบสาธิตตัวรับส่งสัญญาณความเร็วสูง - Intel Arria 10 ซีรี่ส์ ›
6. หลักสูตรการฝึกอบรมและวิดีโอ
หลักสูตรการฝึกอบรมที่แนะนํา
ชื่อเรื่อง |
ประเภท |
การบรรยาย |
---|---|---|
การสร้างอินเทอร์เฟซด้วยตัวรับส่งสัญญาณความเร็วสูง Intel Arria 10 |
ผู้สอนนํา |
เรียนรู้สถาปัตยกรรมของตัวรับส่งสัญญาณ Intel Arria 10 และ Intel Cyclone 10 FPGA จากนั้นการไหลสําหรับการรวมเข้ากับการออกแบบ FPGA |
พื้นฐานตัวรับส่งสัญญาณสําหรับอุปกรณ์ 20 นาโนเมตรและ 28 นาโนเมตร |
ออนไลน์ |
เรียนรู้แบบเอกสารสําเร็จรูปพื้นฐานที่พบในตัวรับส่งสัญญาณ FPGA ขนาด 20 และ 28 นาโนเมตรที่ใช้เพื่อรองรับโปรโตคอลความเร็วสูงที่หลากหลาย |
ออนไลน์ |
เรียนรู้แบบเอกสารสําเร็จรูปพื้นฐานที่พบในตัวรับส่งสัญญาณ Intel Stratix 10 FPGA ที่ใช้เพื่อรองรับโปรโตคอลความเร็วสูงที่หลากหลาย |
|
ออนไลน์ |
เรียนรู้วิธีการดีบักและปรับแต่งการตั้งค่าแบบอนาล็อกของตัวรับส่งสัญญาณ Intel Arria 10 และ Intel Cyclone 10 FPGA ของคุณอย่างละเอียด |
|
การปรับสภาพสัญญาณขั้นสูงสําหรับตัวรับส่งสัญญาณ Intel Arria 10 FPGA |
ออนไลน์ |
เรียนรู้ความสามารถแบบอะนาล็อกของตัวรับส่งสัญญาณ Intel Arria 10 FPGA และวิธีการใช้เพื่อปรับปรุงประสิทธิภาพการเชื่อมโยง |
ออนไลน์ |
เรียนรู้วิธีการสร้างการใช้งานตัวรับส่งสัญญาณแบบกําหนดเองโดยใช้บล็อก IP ตัวรับส่งสัญญาณ Intel Arria 10 และ Intel Cyclone 10 FPGA |
|
การสร้างชั้นตัวรับส่งสัญญาณ 5 ตัวรับส่งสัญญาณ Intel Stratix 10 FPGA |
ออนไลน์ |
เรียนรู้วิธีการกําหนดทรัพยากรทั้งสามที่ประกอบขึ้นเป็นโซลูชันเลเยอร์ PHY ตัวรับส่งสัญญาณ Intel Stratix 10 FPGA ได้แก่ ตัวรับส่งสัญญาณ PHY ตัวรับส่งสัญญาณ PLL และตัวควบคุมการรีเซ็ตตัวรับส่งสัญญาณ |
ออนไลน์ |
เรียนรู้ทรัพยากรการตอกบัตรที่พบใน Intel Arria 10 และบล็อกตัวรับส่งสัญญาณ Intel Cyclone 10 FPGA |
ชื่อเรื่อง |
การบรรยาย |
---|---|
วิธีการกําหนดค่าพารามิเตอร์อะนาล็อก PMA แบบไดนามิกสําหรับ Intel Cyclone 10 GX |
เรียนรู้การใช้งานพารามิเตอร์อะนาล็อก Intel Cyclone 10 GX FPGA Native PMA โดยใช้ขั้นตอนการกําหนดค่าใหม่โดยตรง |
เรียนรู้วิธีการจําลองการทํางานการกําหนดค่าแบบไดนามิกของตัวรับส่งสัญญาณด้วย Intel Cyclone 10 GX FPGA การสลับลูปล็อคเฟส (PLL) แบบเศษส่วนและการกําหนดค่าช่องสัญญาณใหม่โดยใช้วิธีการเขียนโดยตรง |
|
วิธีดําเนินการ Intel Cyclone 10 GX เนทีฟ PHY ATX PLL สลับและการกําหนดค่าช่อง |
เรียนรู้วิธีการจําลองการทํางานด้วย Intel Cyclone 10 GX FPGA Native PHY ATX PLL สลับการกําหนดค่าช่องสัญญาณใหม่ด้วยสตรีมเมอร์แบบฝังตัวและการปรับเทียบช่องสัญญาณใหม่ |
เรียนรู้วิธีการกําหนดค่าใหม่แบบไดนามิกเพื่อสลับการกู้คืนข้อมูลนาฬิกา (CDR) refclks ด้วยสตรีมเมอร์แบบฝังตัวและโปรไฟล์การกําหนดค่าใหม่หลายโปรไฟล์ในอุปกรณ์ Intel Arria 10 |
|
วิธีกําหนดค่า FPGAs สองตัวที่เชื่อมต่อภายนอกผ่านสายเคเบิล SMA โดยใช้ชุดเครื่องมือรับส่งสัญญาณ |
เรียนรู้วิธีการกําหนดค่าอุปกรณ์สองตัวภายใต้การทดสอบ (DUTs) เปิดตัวชุดเครื่องมือตัวรับส่งสัญญาณ (XCVR) ดําเนินการอินเทอร์เฟซชิปต่อชิปและค้นหาการตั้งค่าอะนาล็อกที่เหมาะสม |
เรียนรู้วิธีการกําหนดค่าใหม่แบบไดนามิกเพื่อสลับ PLLs เครื่องส่งสัญญาณ (TX) สําหรับตัวรับส่งสัญญาณ Intel Arria 10 FPGA โดยใช้สตรีมเมอร์แบบฝังตัว |
วิดีโออื่นๆ
ชื่อเรื่อง |
การบรรยาย |
---|---|
การกําหนดค่าอุปกรณ์ Intel Arria 10 ของตัวรับส่งสัญญาณ Simplex |
ดูวิดีโอนี้เพื่อเรียนรู้วิธีการวางตัวรับส่งสัญญาณ simplex ของอุปกรณ์ Intel Arria 10 พร้อมการกําหนดค่าใหม่แบบไดนามิกในช่องรับส่งสัญญาณทางกายภาพเดียวกัน |
การกําหนดค่าแบบไดนามิกของตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10 |
ดูวิดีโอนี้เพื่อเรียนรู้วิธีการเปลี่ยนแปลงอัตราข้อมูลโดยใช้การสลับลูปแบบล็อคเฟส (TX) แบบส่ง (PLL) และสตรีมเมอร์แบบฝังตัวในอุปกรณ์ Intel Arria 10 |
ดูวิดีโอสี่ส่วนนี้เพื่อเรียนรู้วิธีใช้แอปพลิเคชันชุดเครื่องมือรับส่งสัญญาณซึ่งแสดงให้เห็นในชุดพัฒนา Intel Arria 10 FPGA วิดีโอนี้จะอธิบายวิธีการตั้งค่าสิ่งที่แนบมาขนาดกลางทางกายภาพ (PMA) ที่ดีที่สุดสําหรับตัวรับส่งสัญญาณ |
|
ดูวิดีโอสี่ส่วนนี้เพื่อเรียนรู้วิธีใช้แอปพลิเคชันชุดเครื่องมือรับส่งสัญญาณซึ่งแสดงให้เห็นในชุดพัฒนา Intel Arria 10 FPGA วิดีโอนี้จะอธิบายวิธีรับการตั้งค่า PMA ที่เหมาะสมที่สุดสําหรับตัวรับส่งสัญญาณ |
|
ดูวิดีโอสี่ส่วนนี้เพื่อเรียนรู้วิธีใช้แอปพลิเคชันชุดเครื่องมือรับส่งสัญญาณซึ่งแสดงให้เห็นในชุดพัฒนา Intel Arria 10 FPGA วิดีโอนี้จะอธิบายวิธีรับการตั้งค่า PMA ที่เหมาะสมที่สุดสําหรับตัวรับส่งสัญญาณ |
|
ดูวิดีโอสี่ส่วนนี้เพื่อเรียนรู้วิธีใช้แอปพลิเคชันชุดเครื่องมือรับส่งสัญญาณซึ่งแสดงให้เห็นในชุดพัฒนา Intel Arria 10 FPGA วิดีโอนี้จะอธิบายวิธีรับการตั้งค่า PMA ที่เหมาะสมที่สุดสําหรับตัวรับส่งสัญญาณ |
|
เรียนรู้พื้นฐานของคุณสมบัติการเน้นตัวรับส่งสัญญาณ Intel Arria 10 เปรียบเทียบรูปคลื่นจําลองกับการวัดซิลิคอน |
|
การดําเนินการกําหนดค่าแบบไดนามิกสําหรับตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10 |
ดูวิดีโอนี้เพื่อเรียนรู้วิธีการเปลี่ยนแปลงอัตราข้อมูลโดยใช้ TX PLL สลับกับสตรีมเมอร์แบบฝังตัวในอุปกรณ์ Intel Arria 10 |
กําหนดค่าตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10 ใหม่โดยใช้สตรีมเมอร์แบบฝังตัว |
ดูวิดีโอนี้เพื่อเรียนรู้วิธีการกําหนดค่าใหม่แบบไดนามิกด้วยตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10 PCS มาตรฐานโดยใช้สตรีมเมอร์แบบฝังตัว |
ใช้รุ่น IBIS-AMI เพื่อประเมินความสมบูรณ์ของสัญญาณของตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10 |
ดูวิดีโอนี้เพื่อเรียนรู้วิธีการจําลองความสมบูรณ์ของสัญญาณด้วยตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10 รุ่น IBIS-AMI ในเครื่องวิเคราะห์ลิงก์ขั้นสูง® Intel นอกจากนี้วิดีโอนี้ยังครอบคลุมการรายงานแผนภาพตา |
7. ดีบัก
เครื่อง มือ
เครื่องมือดีบักตัวรับส่งสัญญาณอิเล็กทรอนิกส์ Intel Stratix 10 อุปกรณ์
เครื่องมือดีบักประกอบด้วยเครื่องมือย่อยสองชนิด
- เครื่องมือสถานะช่วยให้คุณสามารถอ่านและรีเซ็ตพารามิเตอร์ PMA และบันทึกลงในไฟล์ได้ นอกจากนี้ยังช่วยให้คุณสามารถดําเนินการขั้นตอนการปรับตัว (การวนรอบภายใน / ภายนอกการปรับตัวครั้งแรก) อ่านและรีเซ็ตข้อผิดพลาดบิต
- เครื่องมือปรับแต่งช่วยให้คุณสามารถปรับแต่งตัวรับส่งสัญญาณด้วยการกําหนดค่าพารามิเตอร์ PMA บรรทัดฐานสําหรับ 10Gbps / 28Gbps / 56Gbps และด้วยพารามิเตอร์ที่กําหนดเองช่วยให้คุณสามารถกวาดพารามิเตอร์ PMA และเข้าสู่ระบบในไฟล์ ใช้เครื่องมือนี้เพื่อวิเคราะห์ความสมบูรณ์ของช่องรับส่งสัญญาณใน E-Tile อุปกรณ์ Intel Stratix 10 ของคุณ
Intel Stratix 10 อุปกรณ์ L-Tile / H-Tile ตัวรับส่งสัญญาณ PHY เครื่องมือดีบัก
เครื่องมือดีบักนี้ประกอบด้วยเครื่องมือย่อยสี่ชนิด:
- เครื่องมือแรงดันไฟฟ้าช่วยให้คุณสามารถวัดแรงดันไฟฟ้าที่โหนดการสุ่มตัวอย่างข้อมูลเครื่องรับและโหนดเครื่องส่งสัญญาณ
- เครื่องมือสถานะช่องช่วยให้คุณสามารถตรวจสอบสถานะที่ล็อคข้อมูลของการกู้คืนข้อมูลนาฬิการับสัญญาณ (CDR), สถานะการสอบเทียบ, สถานะการวนรอบและเครื่องกําเนิดไฟฟ้า PRBS / สถานะตัวตรวจสอบ
- เครื่องมือสถานะการปรับใช้ช่วยให้คุณสามารถตรวจสอบบิตที่ลงทะเบียนการปรับตัวที่กําหนดค่าไว้กับการตั้งค่าบิตสีทอง - บิตสีทองเป็นการตั้งค่าบิตที่แนะนําสําหรับการลงทะเบียนที่กําหนด
- เครื่องมือตรวจแก้จุดบกพร่องตาช่วยให้คุณสามารถวัดความสูงของดวงตาและ / หรือความกว้างของดวงตา
ใช้เครื่องมือนี้เพื่อวิเคราะห์ความสมบูรณ์ของช่องรับส่งสัญญาณใน Intel Stratix 10 อุปกรณ์ L-Tile / H-Tile ของคุณ
Intel Arria 10 ตัวรับส่งสัญญาณอุปกรณ์ PHY - เครื่องวิเคราะห์ต้นไม้ผิดพลาด
เครื่องวิเคราะห์ต้นไม้ข้อบกพร่องแบบโต้ตอบนี้ให้แนวทางสําหรับการแก้ไขปัญหาที่คุณอาจพบในขณะที่ใช้ Intel Arria 10 ตัวรับส่งสัญญาณอุปกรณ์ PHY เครื่องวิเคราะห์ประกอบด้วยสามส่วน:
- ดีบัก PHY ดั้งเดิม
- เชื่อมโยงการปรับแต่งดีบัก
- ดีบักการกําหนดค่าใหม่แบบไดนามิก
ใช้ตัววิเคราะห์ต้นไม้ข้อบกพร่องนี้เพื่อช่วยคุณแก้ไขปัญหา Transceiver PHY และนําเสนอการออกแบบของคุณอย่างมีประสิทธิภาพที่สุด ใช้ร่วมกับเครื่องมือดีบัก PHY ตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10
เครื่องมือดีบัก PHY ตัวรับส่งสัญญาณอุปกรณ์ Intel Arria 10
เครื่องมือดีบักนี้ประกอบด้วยเครื่องมือย่อยสี่แบบเช่นเดียวกับ Intel Stratix 10 เวอร์ชัน:
- เครื่องมือแรงดันไฟฟ้าช่วยให้คุณสามารถวัดแรงดันไฟฟ้าที่โหนดการสุ่มตัวอย่างข้อมูลเครื่องรับและโหนดเครื่องส่งสัญญาณ
- เครื่องมือสถานะช่องช่วยให้คุณสามารถตรวจสอบสถานะที่ล็อคข้อมูลของการกู้คืนข้อมูลนาฬิการับสัญญาณ (CDR), สถานะการสอบเทียบ, สถานะการวนรอบและเครื่องกําเนิดไฟฟ้า PRBS / สถานะตัวตรวจสอบ
- เครื่องมือสถานะการปรับใช้ช่วยให้คุณสามารถตรวจสอบบิตที่ลงทะเบียนการปรับตัวที่กําหนดค่าไว้กับการตั้งค่าบิตสีทอง - บิตสีทองเป็นการตั้งค่าบิตที่แนะนําสําหรับการลงทะเบียนที่กําหนด
- เครื่องมือตรวจแก้จุดบกพร่องตาช่วยให้คุณสามารถวัดความสูงของดวงตาและ / หรือความกว้างของดวงตา
ใช้เครื่องมือนี้เพื่อวิเคราะห์สุขภาพของช่องรับส่งสัญญาณในอุปกรณ์ Intel Arria 10 ของคุณ
- สอนเครื่องมือ - เร็ว ๆ นี้! ›
- อ้างถึงการกวดวิชาอุปกรณ์ Intel Stratix 10 ที่เกี่ยวข้อง ›
หมายเหตุการเผยแพร่หลักทรัพย์สินทางปัญญา (IP)
Intel® Quartus® Prime Design Suite บันทึกประจํารุ่น (หมายเหตุ: บันทึกการเผยแพร่ IP PHY ดั้งเดิมของตัวรับส่งสัญญาณพบได้ภายในหมายเหตุการเปิดตัวของ® Intel® Quartus® Prime Design Suite)
- ปัญหาที่กล่าวถึงในเวอร์ชัน 18.0 ›
- ปัญหาที่กล่าวถึงในการอัปเดตเวอร์ชัน 17.1 1 ›
- ปัญหาที่กล่าวถึงในการอัปเดตเวอร์ชัน 17.1 2 ›
Intel FPGA Device Errata
อุปกรณ์ Intel Stratix 10
อินเทลไซโคลน 10 อุปกรณ์
อุปกรณ์ Intel Arria 10
- Intel Arria 10 GX / GT อุปกรณ์ errata และคําแนะนําในการออกแบบ ›
- Intel Arria 10 SX อุปกรณ์ errata และคําแนะนําในการออกแบบ ›
คู่มือผู้ใช้
โปรดดูบทเกี่ยวกับฟังก์ชันดีบักในคู่มือผู้ใช้ต่อไปนี้:
อุปกรณ์อินเทลคลีกซ์
อุปกรณ์ Intel Stratix 10
- คู่มือผู้ใช้ PHY ตัวรับส่งสัญญาณ Intel Stratix 10 L และ H-Tile ›
- คู่มือผู้ใช้ PHY ตัวรับส่งสัญญาณ E-Tile ›
อินเทลไซโคลน 10 อุปกรณ์
อุปกรณ์ Intel Arria 10
โซลูชันฐานความรู้
คู่มือการแมปการลงทะเบียนตัวรับส่งสัญญาณ
อุปกรณ์ Intel Stratix 10
อินเทลไซโคลน 10 อุปกรณ์
อุปกรณ์ Intel Arria 10
แหล่งข้อมูลเพิ่มเติม
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้