ศูนย์สนับสนุน DisplayPort IP

1. การเลือกอุปกรณ์และ IP

IP DisplayPort รองรับคุณสมบัติใดบ้าง

หมาย เหตุ: คุณสมบัติ High-bandwidth Digital Content Protection (HDCP) ไม่รวมอยู่ในซอฟต์แวร์ Intel Quartus Prime Pro Edition สําหรับข้อมูลเพิ่มเติม ได้มาจากคุณสมบัติ HDCP ที่โซลูชันการเชื่อมต่อสื่อ - Intel® FPGAs

ฉันควรใช้ตระกูลอุปกรณ์ Intel® FPGA ใด

อัตราลิงก์ที่ตระกูลอุปกรณ์รองรับ

ตารางด้านล่างแสดงข้อมูลแหล่งข้อมูลสําหรับอุปกรณ์ Arria V และ Cyclone V โดยใช้ M10K อุปกรณ์ Intel Arria 10, Intel Stratix 10 และ Stratix V โดยใช้ M20K

ได้รับทรัพยากรโดยใช้การตั้งค่าพารามิเตอร์ต่อไปนี้:

• โหมด = simplex
• จํานวนเลนสูงสุด = 4 เลน
• ความลึกของสีอินพุตวิดีโอสูงสุด = 8 บิตต่อสี (bpc)
• โหมดอินพุตพิกเซล = 1 พิกเซลต่อนาฬิกา

หมายเหตุ: การสนับสนุนแบบมีเงื่อนไขสําหรับ Intel Agilex 7, Intel Arria 10 และ Intel Stratix 10 FPGA Fabric Speed Grade 3 ติดต่อตัวแทนฝ่ายขายของคุณสําหรับข้อมูลเพิ่มเติม

การใช้ทรัพยากร DisplayPort Intel FPGA IP Core FPGA คืออะไร

ประสิทธิภาพและการใช้ทรัพยากร

ข้อมูลการใช้ทรัพยากรบ่งชี้ประสิทธิภาพที่คาดหวังทั่วไปสําหรับ DisplayPort Intel FPGA IP

ตารางด้านล่างแสดงรายการทรัพยากรและประสิทธิภาพที่คาดหวังสําหรับรูปแบบที่เลือก ผลลัพธ์ได้มาจากการใช้ซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชั่น 20.2 สําหรับอุปกรณ์ต่อไปนี้:

• ® Intel Agilex F-tile (AGIB027R31B1E2VR0)
• Intel Stratix 10 (1SG280HU1F50E2VGS1)
• Intel Arria 10 (10AX115S2F45I1SG)
• Intel Cyclone 10 GX (10CX220YF780E5G)

การใช้งานแหล่งข้อมูล Intel FPGA IP DisplayPort 1.4

ตารางด้านล่างแสดงข้อมูลแหล่งข้อมูลสําหรับอุปกรณ์ Intel Agilex 7, Intel Arria 10, Intel Cyclone 10 GX และ Intel Stratix 10 อุปกรณ์โดยใช้ M20K ได้รับทรัพยากรโดยใช้การตั้งค่าพารามิเตอร์ต่อไปนี้:

• โหมด = simplex
• จํานวนเลนสูงสุด = 4 เลน
• ความลึกของสีอินพุตวิดีโอสูงสุด = 8 บิตต่อสี (bpc)
• โหมดอินพุตพิกเซล = 1 พิกเซลต่อนาฬิกา, 4 พิกเซลต่อนาฬิกาสําหรับ Intel Agilex 7

การใช้งานทรัพยากร Intel FPGA IP DisplayPort 2.0

ตารางด้านล่างแสดงข้อมูลแหล่งข้อมูลสําหรับอุปกรณ์ Intel Stratix 10 เครื่องโดยใช้ M20K จํานวนทรัพยากรสําหรับ DP2.0 รวมถึงจํานวนทรัพยากรสําหรับ DP1.4 ด้วย ได้รับทรัพยากรโดยใช้การตั้งค่าพารามิเตอร์ต่อไปนี้:

• โหมด = simplex
• จํานวนเลนสูงสุด = 4 เลน
• ความลึกของสีอินพุตวิดีโอสูงสุด = 8 บิตต่อสี (bpc)
• โหมดอินพุตพิกเซล = 4 พิกเซลต่อนาฬิกา

การใช้ทรัพยากร HDCP

ตารางแสดงรายการข้อมูลทรัพยากร HDCP สําหรับ DisplayPort Intel FPGA IP พร้อมการกําหนดค่า SST (สตรีมเดียว) และที่เลนสูงสุด 4 การกําหนดค่าสําหรับอุปกรณ์ Intel Arria 10 และ Intel Stratix 10

2. การออกแบบที่ไหลเวียนและการรวม IP

มีข้อมูลที่เกี่ยวข้องกับ DisplayPort และเอกสารอะไรบ้าง

Intel® Agilex® 7 (F-tile), Intel® Stratix® 10 (H-tile and L-tile), Intel® Arria® 10, Intel® Cyclone® 10 GX, Arria V GX/GT/GS, Arria V GZ, Cyclone V, Stratix V

• คู่มือผู้ใช้ DisplayPort Intel FPGA IP

ฉันจะสร้างคอร์ DisplayPort IP ได้อย่างไร

ขั้นตอนการสร้าง DisplayPort IP Core ในซอฟต์แวร์ Intel Quartus Prime สามารถดูได้ในบทที่ระบุพารามิเตอร์และตัวเลือก IP

• คู่มือผู้ใช้ DisplayPort Intel® FPGA IP

มีการสนับสนุนอะไรในตัวอย่างการออกแบบ DisplayPort ที่สร้างขึ้น Intel Quartus

ตัวอย่างการออกแบบคอร์สําหรับ DisplayPort Intel FPGA IP แสดงลูปเปอร์แบบขนานจากอินสแตนซ์ DisplayPort RX ไปยังอินสแตนซ์ DisplayPort TX โดยมีหรือไม่มีโมดูล Pixel Clock Recovery (PCR) ตารางด้านล่างแสดงตัวเลือกตัวอย่างการออกแบบที่มีให้สําหรับอุปกรณ์ Intel Agilex 7, Intel Stratix 10, Intel Arria 10 และ Intel Cyclone 10 GX

ฉันจะสร้างตัวอย่างการออกแบบ Intel Quartus DisplayPort ได้อย่างไร

สําหรับอุปกรณ์ Intel Agilex® 7, Intel Stratix, Intel Arria 10 และ Intel Cyclone 10 GX ให้ใช้เครื่องมือแก้ไขพารามิเตอร์ DisplayPort Intel FPGA ในซอฟต์แวร์ Intel Quartus Prime Pro Edition เพื่อสร้างตัวอย่างการออกแบบ

• คลิก เครื่องมือ >แคตตาล็อก IP และเลือกตระกูลอุปกรณ์เป้าหมาย
• ในแคตตาล็อก IP ให้ค้นหาและดับเบิลคลิกที่ DisplayPort Intel FPGA IP หน้าต่างรูปแบบ IP ใหม่จะปรากฏขึ้น
• ระบุชื่อระดับสูงสุดสําหรับรูปแบบ IP แบบกําหนดเองของคุณ ตัวแก้ไขพารามิเตอร์จะบันทึกการตั้งค่ารูปแบบ IP ใน IP ที่ชื่อไฟล์
• คุณสามารถเลือกอุปกรณ์ FPGA เฉพาะในช่องอุปกรณ์ หรือเลือกอุปกรณ์ซอฟต์แวร์ Intel Quartus Prime ตามค่าเริ่มต้นไว้
• คลิก ตกลง ตัวแก้ไขพารามิเตอร์จะปรากฏขึ้น
• ปรับตั้งค่าพารามิเตอร์ที่ต้องการสําหรับทั้ง TX และ RX
• บนแท็บ ตัวอย่างการออกแบบ ให้เลือกตัวอย่างการออกแบบที่ตรงกับเกณฑ์ของคุณ
• เลือก การจําลอง เพื่อสร้างการทดสอบและเลือกการสังเคราะห์เพื่อสร้างตัวอย่างการออกแบบฮาร์ดแวร์ คุณต้องเลือกอย่างน้อยหนึ่งตัวเลือกเหล่านี้เพื่อสร้างไฟล์ตัวอย่างการออกแบบ หากคุณเลือกทั้งสองอย่าง เวลาเจนเนอเรชั่นจะนานกว่า
• สําหรับชุดพัฒนาเป้าหมาย ให้เลือกชุดพัฒนา Intel FPGA ที่มีอยู่ หากคุณเลือกชุดพัฒนา อุปกรณ์เป้าหมาย (ที่เลือกในขั้นตอนที่ 4) จะเปลี่ยนให้ตรงกับอุปกรณ์บนชุดพัฒนา
• คลิก สร้างการออกแบบตัวอย่าง

ในทํานองเดียวกัน ลิงก์ด้านล่างจะมีคําแนะนําเป็นขั้นตอนในการสร้าง

ตัวอย่างการออกแบบ DisplayPort จากซอฟต์แวร์ Intel Quartus Prime:

• คู่มือผู้ใช้ตัวอย่างการออกแบบ DisplayPort Intel Agilex® 7 F-Tile FPGA IP
• คู่มือผู้ใช้ตัวอย่างการออกแบบ DisplayPort Intel® Stratix® 10 FPGA IP
• คู่มือผู้ใช้ตัวอย่างการออกแบบ IP Arria® 10 FPGA DisplayPort
• คู่มือผู้ใช้ตัวอย่างการออกแบบ IP Cyclone 10 GX FPGA IP DisplayPort®

ฉันจะรวบรวมและทดสอบการออกแบบของฉันได้อย่างไร

สําหรับอุปกรณ์ Intel Agilex 7 และ 10 ซีรี่ส์ ขั้นตอนในการคอมไพล์และทดสอบการออกแบบ DisplayPort ของคุณสามารถหาได้ใน DisplayPort Design ต่อไปนี้

การรวบรวมและการทดสอบการออกแบบ:

• คู่มือผู้ใช้ตัวอย่างการออกแบบ DisplayPort Intel Agilex® 7 F-Tile FPGA IP
• คู่มือผู้ใช้ตัวอย่างการออกแบบ DisplayPort Intel® Stratix® 10 FPGA IP
• คู่มือผู้ใช้ตัวอย่างการออกแบบ IP Arria® 10 FPGA DisplayPort
• คู่มือผู้ใช้ตัวอย่างการออกแบบ IP Cyclone 10 GX FPGA IP DisplayPort®

ฉันจะทําการจําลองการทํางาน DisplayPort ได้อย่างไร

สําหรับอุปกรณ์ Intel Agilex 7, Intel Stratix, Intel Arria 10 และ Intel Cyclone 10 GX ด้านล่างเป็นขั้นตอนในการสร้างการจําลองการทํางาน DisplayPort:

เปิดใช้งานตัวเลือกการจําลองใน DisplayPort Parameter Editor และสร้างตัวอย่างการออกแบบ DisplayPort

การออกแบบการจําลอง:

• คู่มือผู้ใช้ตัวอย่างการออกแบบ DisplayPort Intel Agilex® 7 F-Tile FPGA IP
• คู่มือผู้ใช้ตัวอย่างการออกแบบ DisplayPort Intel® Stratix® 10 FPGA IP
• คู่มือผู้ใช้ตัวอย่างการออกแบบ IP Arria® 10 FPGA DisplayPort
• คู่มือผู้ใช้ตัวอย่างการออกแบบ IP Cyclone 10 GX FPGA IP DisplayPort®

การทดสอบการจําลอง:

• คู่มือผู้ใช้ตัวอย่างการออกแบบ DisplayPort Intel Agilex® 7 F-Tile FPGA IP
• คู่มือผู้ใช้ตัวอย่างการออกแบบ DisplayPort Intel® Stratix® 10 FPGA IP
• คู่มือผู้ใช้ตัวอย่างการออกแบบ IP Arria® 10 FPGA DisplayPort
• คู่มือผู้ใช้ตัวอย่างการออกแบบ IP Cyclone 10 GX FPGA IP DisplayPort®

ฉันจะค้นหาข้อมูลเกี่ยวกับคอร์กู้คืนนาฬิกาได้ที่ไหน

ตัวอย่างการออกแบบ Intel Agilex 7, Intel Stratix, Intel Arria 10 และ Intel Cyclone 10 GX DisplayPort ใช้ IP การกู้คืนนาฬิกาพิกเซล

ข้อมูลคอร์กู้คืนนาฬิกา:

• คู่มือผู้ใช้ Intel® DisplayPort IP Core

ฉันจะค้นหาข้อมูลเกี่ยวกับโฟลว์การฝึกอบรมลิงก์ DisplayPort ได้ที่ไหน

ก่อนที่อุปกรณ์ต้นทางจะสามารถส่งข้อมูลวิดีโอไปยังอุปกรณ์จมได้ จะต้องทํากระบวนการฝึกฝนลิงก์ให้เสร็จสิ้นระหว่างอ่างล้างจานต้นทาง

โฟลว์การฝึกอบรมลิงก์ DisplayPort:

• คู่มือผู้ใช้ Intel DisplayPort IP Core

ฉันจะค้นหาข้อมูลเกี่ยวกับการอ้างอิง DisplayPort API และข้อมูล DPCD ได้จากที่ใด

แหล่งข้อมูลต่อไปนี้จะให้คําแนะนําสําหรับการอ้างอิงอินเทอร์เฟซการเขียนโปรแกรมแอปพลิเคชัน DisplayPort (API) และ DPCD:

• ตําแหน่ง DPCD ที่รองรับแหล่งข้อมูล
• ตําแหน่ง DPCD ที่รองรับ Sink
• คู่มือผู้ใช้ DisplayPort Intel® FPGA IP
  

3. การออกแบบบอร์ดและการจัดการพลังงาน

แนวทางการเชื่อมต่อพิน

อุปกรณ์ Intel Agilex 7

• ® แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Agilex 7

อุปกรณ์ Intel Stratix 10

• แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Stratix 10 GX, MX, TX และ SX Device Family

อุปกรณ์ Intel Arria 10

• แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Arria 10 GX, GT และ SX Device Family

อุปกรณ์ Intel Cyclone 10 GX

• แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Cyclone 10 GX

การตรวจสอบแผนผัง

อุปกรณ์ Intel Agilex 7

• ® Intel Agilex 7 Schematic Review

อุปกรณ์ Intel Stratix 10

• การตรวจสอบแผนผัง Intel Stratix 10 GX, MX และ SX Schematic
• คู่มือผู้ใช้และแผนผังชุดพัฒนา FPGA GX Intel Stratix 10 GX
• คู่มือผู้ใช้และแผนผังชุดพัฒนา SoC Intel Stratix 10 SX

อุปกรณ์ Intel Arria 10

• การตรวจสอบแผนผัง Intel Arria 10 GX, GT และ SX Schematic Review
• คู่มือผู้ใช้และแผนผังชุดพัฒนา FPGA GX Intel Arria 10 GX
• คู่มือผู้ใช้และแผนผังชุดพัฒนา SoC Intel Arria 10

อุปกรณ์ Intel Cyclone GX 10

• Intel Cyclone 10 GX Schematic Review การใช้งาน
• คู่มือผู้ใช้และแผนผังชุดพัฒนา FPGA GX Intel Cyclone 10 GX

แนวทางการออกแบบบอร์ด

• AN 958: โซลูชันแนวทางการออกแบบบอร์ด
• การทดสอบเค้าโครงบอร์ด
• AN 114: แนวทางการออกแบบบอร์ดสําหรับแพ็คเกจอุปกรณ์ที่ตั้งโปรแกรมได้ของ Intel®
• AN 766: แนวทางการออกแบบเลย์เอาต์อินเทอร์เฟซสัญญาณความเร็วสูง Intel Stratix 10 อุปกรณ์
• 613: ข้อควรพิจารณาเกี่ยวกับการออกแบบ PCB Stackup สําหรับ FPGAs Intel
• AN745: แนวทางการออกแบบสําหรับอินเทอร์เฟซ DisplayPort Intel FPGA
• การแก้ไขแผนผังการ์ดลูก FMC DisplayPort 8
• การแก้ไขแผนผังการ์ดลูก FMC DisplayPort 11
• แผนผังการ์ดลูก HSMC DisplayPort 1.2

ข้อสงวนสิทธิ์: ไม่แนะนําให้ใช้การปรับใช้งานการออกแบบบอร์ด DisplayPort TX บนบอร์ด Intel Arria 10 และ Intel Stratix 10 เนื่องจากไม่อนุญาตให้ใช้การเชื่อม PMA + PCS ขอแนะนําให้ผู้ใช้อ้างถึงการปรับใช้การออกแบบของวันสไตรก์แอสเสท

การจัดการพลังงาน

• ตัวประมาณพลังงานในช่วงต้น (EPE) และตัววิเคราะห์พลังงาน
• AN 750: การใช้เครื่องมือ Intel FPGA PDN เพื่อเพิ่มประสิทธิภาพการออกแบบเครือข่ายการส่งมอบพลังงานของคุณ
• คู่มือผู้ใช้เครื่องมือ Power Deliver Network (PDN) เฉพาะอุปกรณ์ (PDN) 2.0
• คู่มือผู้ใช้ FPGAs Intel® Cyclone® 10 GX
• คู่มือผู้ใช้ FPGAs Intel® Arria® 10 ตัวประมาณการใช้พลังงานในช่วงต้น
• 711: คุณสมบัติการลดพลังงานในอุปกรณ์ Intel® Arria® 10
• AN 721: การสร้างโครงสร้างขุมพลัง FPGA
• AN 692: ข้อควรพิจารณาเกี่ยวกับการจัดลําดับพลังงานสําหรับอุปกรณ์ Intel® Cyclone® 10 GX, Intel® Arria® 10, Intel® Stratix® 10 และอุปกรณ์ Intel Agilex® 7
• คู่มือผู้ใช้ FPGAs Intel® Stratix® 10 ตัวประมาณการใช้พลังงานในช่วงต้น
• คู่มือผู้ใช้การจัดการพลังงาน Intel® Stratix® 10
• คู่มือผู้ใช้ Intel® Agilex® 7 Power Management
• AN 910: แนวทางการออกแบบเครือข่ายการกระจายพลังงาน Intel Agilex® 7
• การวิเคราะห์พลังงานและการเพิ่มประสิทธิภาพคู่มือผู้ใช้ Intel® Quartus® Prime Pro Edition
• คู่มือผู้ใช้ Intel® FPGA Power and Thermal Calculator

การจัดการพลังงานความร้อน

อุปกรณ์ Intel Stratix 10

• AN 787: Intel® Stratix®การสร้างโมเดลและการจัดการความร้อน 10 เครื่องด้วยตัวประมาณพลังงานในช่วงต้น
• AN 943: แบบจําลองความร้อนสําหรับ FPGAs Intel Stratix 10 Intel Stratix พร้อม Intel FPGA Power and Thermal Calculator
• AN 944: แบบจําลองความร้อนสําหรับ FPGAs Intel Agilex® 7 ที่มาพร้อมกับ Intel® FPGA Power and Thermal Calculator

การจัดลําดับพลังงาน

อุปกรณ์ Intel Stratix 10, Intel Cyclone 10 GX และ Intel Arria 10

• 692: ข้อควรพิจารณาเกี่ยวกับการจัดลําดับพลังงานสําหรับอุปกรณ์ Intel Cyclone 10 GX, Intel Arria 10, Intel Stratix 10 และ Intel Agilex® 7

การออกแบบของฉันต้องใช้การ์ดลูก "เอฟเอ็มซี" ที่ยังไม่มีงานออกแบบ ฉันจะเลือกได้อย่างไร

ตารางต่อไปนี้ให้แนวทางฉบับย่อในการเลือกการปรับปรุงบัตรลูกของ Fabricc FMC

ข้อกําหนดใด ๆ ในการใช้ช่องสัญญาณตัวรับส่งสัญญาณเลนเดียวหรือสองเลนที่มีการ์ดลูกที่มาพร้อมตัวรับส่งสัญญาณที่มาพร้อมอุปกรณ์ 10 ซีรี่ส์

ใช่ สําหรับการออกแบบ DisplayPort ที่ใช้/หรือเรียกว่าในเวอร์ชันต้นๆ ของการ์ดรองของ Fabricc FMC (การแก้ไข 9 และก่อนหน้า) จะต้องติดตามการบ้านพินในลิงก์ต่อไปนี้ที่ TX และ RX เนื่องจากการกลับรายการเลนและขั้วที่ช่องสัญญาณ

ฉันจะสร้างการออกแบบ DisplayPort TX เท่านั้นหรือ RX เท่านั้นได้อย่างไร

คู่มือทั่วไปในการสร้างการออกแบบ DisplayPort TX เท่านั้น หรือ RX เท่านั้น สามารถดูได้ใน® คู่มือผู้ใช้ตัวอย่างการออกแบบ IP Arria 10 FPGA IP หรืออาจอ้างอิงคําอธิบายโดยละเอียดเพิ่มเติมสําหรับการออกแบบเฉพาะ DisplayPort TX เท่านั้นใน AN 883: Intel Arria คู่มือผู้ใช้การออกแบบเฉพาะ DisplayPort TX 10

4. ตัวอย่างการออกแบบ

อุปกรณ์ Intel Arria 10

• AN 793: Intel Arria 10 DisplayPort 4Kp60 พร้อมด้วยการออกแบบอ้างอิงไปป์ไลน์การประมวลผลวิดีโอและภาพ
• คู่มือผู้ใช้การออกแบบเฉพาะ Intel Arria 10 DisplayPort TX
• ตัวอย่างการออกแบบ DisplayPort Intel Arria 10 โดยใช้ขั้วต่อในตัว (TX-Only)
• คู่มือผู้ใช้ DisplayPort UHD Scaler และ Mixer Design
• AN 900: การออกแบบเฉพาะ Intel® Arria 10 DisplayPort 8K RX เท่านั้น
• AN 889: ตัวอย่างการออกแบบการแปลงรูปแบบวิดีโอ 8K DisplayPort

5. ดีบัก

ฉันจะดีบักการออกแบบ DisplayPort ของฉันได้อย่างไร

ตรวจสอบสถานะการฝึกอบรมการเชื่อมต่อให้เสร็จสมบูรณ์ อัตราการเชื่อมต่อ และจํานวนช่องสัญญาณบนไฟ LED ผู้ใช้บนบอร์ดของชุดพัฒนา

• คู่มือผู้ใช้ตัวอย่างการออกแบบ DisplayPort Intel® Stratix® 10 FPGA IP

ติดตามข้อมูล Main Stream Attributes (MSA) ของวิดีโอ และการรับส่งข้อมูลช่องทางเสริมของการฝึกอบรมลิงก์ผ่านเทอร์มินัล Nios II

• คู่มือผู้ใช้ DisplayPort Intel® FPGA IP
• AN 900: การออกแบบเฉพาะ Intel® Arria 10 DisplayPort 8K RX เท่านั้น

คํานวณแบนด์วิดท์ความละเอียดวิดีโอที่จําเป็นและนาฬิกาที่กู้คืน

• เครื่องคํานวณแบนด์วิดท์ Intel DisplayPort และ PCR

แปลธุรกรรม AUX ของการฝึกอบรมลิงก์ DisplayPort

• เครื่องมือการแปล AUX การฝึกอบรมลิงก์ Intel® DisplayPort