ศูนย์สนับสนุน IP ของพอร์ตแสดงผล
ยินดีต้อนรับสู่ศูนย์สนับสนุนหลักของทรัพย์สินทางปัญญา (IP) ของ DisplayPort!
ที่นี่คุณจะพบข้อมูลเกี่ยวกับวิธีการวางแผนเลือกออกแบบนําไปใช้และตรวจสอบแกน IP DisplayPort ของคุณ นอกจากนี้ยังมีแนวทางเกี่ยวกับวิธีการแสดงระบบของคุณและดีบักลิงก์ DisplayPort เพจนี้ถูกจัดเป็นประเภทที่สอดคล้องกับโฟลว์การออกแบบระบบ DisplayPort ตั้งแต่ต้นจนจบ
สนุกกับการเดินทางของคุณ!
รับแหล่งข้อมูลการสนับสนุนสําหรับอุปกรณ์® Stratix® 10, Intel Arria® 10 และอุปกรณ์ Intel Cyclone ® 10เครื่องจากหน้าด้านล่าง สําหรับอุปกรณ์อื่นๆ ให้ค้นหาจากลิงค์ต่อไปนี้:ที่เก็บถาวรเอกสาร , หลักสูตรการฝึกอบรม,วิดีโอและการออกอากาศทางเว็บ,ตัวอย่างการออกแบบและฐานข้อมูลองค์ความรู้

1. การเลือกอุปกรณ์และ IP
ฉันควรใช้อุปกรณ์ FPGA ® Intel รุ่นใด
อัตราการเชื่อมโยงที่สนับสนุนโดยตระกูลอุปกรณ์
ตระกูลอุปกรณ์ |
สัญลักษณ์คู่ (20 บิต |
สัญลักษณ์รูปสี่เหลี่ยม (โหมด 40 บิต) |
ความเร็วผ้า FPGA |
---|---|---|---|
อินเทล สตราติกซ์ 10 (กระเบื้อง H |
อาร์บีอาร์, HBR, HBR2 |
อาร์บีอาร์, HBR, HBR2, HBR3 |
โน้ต: รองรับ HBR3 1, 2 |
อินเทล อาร์เรีย 10 |
อาร์บีอาร์, HBR, HBR2 |
อาร์บีอาร์, HBR, HBR2, |
1, 2 |
อินเทลไซโคลน® 10 GX |
อาร์บีอาร์, HBR, HBR2 |
อาร์บีอาร์, HBR, HBR2, |
5, 6 |
สตา®ซ์ V |
อาร์บีอาร์, HBR, HBR2 |
อาร์บีอาร์, HBR, HBR2 |
1, 2, 3 |
อาร์เรีย® V GX/GT/GS |
อาร์บีอาร์, HBR |
อาร์บีอาร์, HBR, HBR2 |
3, 4, 5 |
อาร์เรีย® V GZ |
อาร์บีอาร์, HBR, HBR2 |
อาร์บีอาร์, HBR, HBR2 |
ความเร็วที่รองรับ |
®พายุไซโคลน V |
อาร์บีอาร์, HBR |
อาร์บีอาร์, HBR |
ความเร็วที่รองรับ |
การใช้ทรัพยากร FPGA ของ DisplayPort Intel FPGA หลัก IPGA คืออะไร
ตารางด้านล่างแสดงข้อมูลทรัพยากรสําหรับอุปกรณ์ Arria V และ Cyclone V โดยใช้ M10K
อุปกรณ์ Intel Arria 10, Intel Stratix 10 และ Stratix V โดยใช้ M20K
ทรัพยากรได้รับโดยใช้การตั้งค่าพารามิเตอร์ต่อไปนี้:
- โหมด = simplex
- จํานวนเลนสูงสุด = 4 เลน
- ความลึกของสีวิดีโอเข้าสูงสุด = 8 บิตต่อสี (bpc)
- โหมดป้อนพิกเซล = 1 พิกเซลต่อนาฬิกา
อุปกรณ์ |
กระแส |
เส้นทาง |
สัญลักษณ์ |
ทาน |
ทะเบียนตรรกะ |
ความจำ |
||
---|---|---|---|---|---|---|---|---|
ประถม |
รอง |
บิต |
M10K หรือ M20K |
|||||
อินเทล สแตรททิกซ์ 10 |
SST (เดี่ยว สตรีม) |
อาร์เอ็กซ์ |
ทวิพจน์ |
4,967 |
6,748 |
884 |
16,256 |
11 |
รูปสี่เหลี่ยม |
6,976 |
8,344 |
1,112 |
18,816 |
14 |
|||
ทีเอ็กซ์ |
ทวิพจน์ |
4,800 |
6,353 |
533 |
12,176 |
15 |
||
รูปสี่เหลี่ยม |
7,716 |
8,853 |
641 |
22,688 |
29 |
|||
อินเทล |
SST (เดี่ยว |
อาร์เอ็กซ์ |
ทวิพจน์ |
4,322 |
6,851 |
1,283 |
28,288 |
13 |
รูปสี่เหลี่ยม |
9,297 |
10,955 |
1,319 |
34,496 |
36 |
|||
ทีเอ็กซ์ |
ทวิพจน์ |
4,978 |
6,330 |
955 |
12,664 |
15 |
||
รูปสี่เหลี่ยม |
8,264 |
8,545 |
1,156 |
17,096 |
13 |
|||
MST |
อาร์เอ็กซ์ |
รูปสี่เหลี่ยม |
36,403 |
38,337 |
2,700 |
105,728 |
88 |
|
ทีเอ็กซ์ |
รูปสี่เหลี่ยม |
41,999 |
55,483 |
6,000 |
99,808 |
86 |
||
อินเทล |
SST (เดี่ยว |
อาร์เอ็กซ์ |
ทวิพจน์ |
4,322 |
6,851 |
1,283 |
28,288 |
13 |
รูปสี่เหลี่ยม |
9,297 |
10,955 |
1,319 |
34,496 |
36 |
|||
ทีเอ็กซ์ |
ทวิพจน์ |
4,978 |
6,330 |
955 |
12,664 |
15 |
||
รูปสี่เหลี่ยม |
8,264 |
8,545 |
1,156 |
17,096 |
13 |
|||
อาเรียที่ 5 |
เอสเอสเอส |
อาร์เอ็กซ์ |
ทวิพจน์ |
7,677 |
9,786 |
661 |
19,648 |
36 |
รูปสี่เหลี่ยม |
9,247 |
11,114 |
900 |
34,496 |
36 |
|||
ทีเอ็กซ์ |
ทวิพจน์ |
8,263 |
10,304 |
320 |
22,816 |
20 |
||
รูปสี่เหลี่ยม |
12,660 |
13,040 |
1,243 |
33,632 |
31 |
|||
MST |
อาร์เอ็กซ์ |
รูปสี่เหลี่ยม |
17,996 |
19,619 |
1,884 |
51,328 |
54 |
|
ทีเอ็กซ์ |
รูปสี่เหลี่ยม |
22,601 |
26,302 |
2,488 |
57,792 |
62 |
||
พายุไซโคลน® |
เอสเอสเอส |
อาร์เอ็กซ์ |
ทวิพจน์ |
6,236 |
7,619 |
2,864 |
19,648 |
36 |
รูปสี่เหลี่ยม |
7,769 |
8,925 |
3,190 |
34,496 |
36 |
|||
ทีเอ็กซ์ |
ทวิพจน์ |
8,222 |
10,267 |
494 |
22,816 |
20 |
||
สแตรทิกซ์ V จีเอ็กซ์/อาร์เรีย |
เอสเอสเอส |
อาร์เอ็กซ์ |
รูปสี่เหลี่ยม | 12,628 |
13,003 |
1,359 |
33,632 | 31 |
ทวิพจน์ |
7,743 |
9,972 |
563 | 19,648 | 36 | |||
รูปสี่เหลี่ยม |
9,344 |
11,420 |
732 | 34,496 | 36 | |||
ทีเอ็กซ์ |
ทวิพจน์ |
6,725 |
10,067 |
645 | 22,816 | 20 | ||
รูปสี่เหลี่ยม |
12,168 |
13,060 |
1,223 | 33,632 | 31 | |||
MST |
อาร์เอ็กซ์ |
รูปสี่เหลี่ยม |
31,079 |
27,789 |
3,108 | 56,320 | 48 | |
ทีเอ็กซ์ |
รูปสี่เหลี่ยม |
33,218 |
30,363 |
2,613 | 45,696 | 68 |
ส่วนนี้ประกอบด้วยตารางที่แสดงขนาดการเปลี่ยนแปลงหลักของ IP และตัวอย่างประสิทธิภาพ
ตารางด้านบนแสดงรายการทรัพยากรและประสิทธิภาพที่คาดไว้สําหรับรูปแบบต่างๆ ที่เลือก
ผลลัพธ์ที่ได้มาจากซอฟต์แวร์® Intel® quartus ® สําหรับอุปกรณ์ต่อไปนี้:
- อินเทล อาร์เรีย 10 (10AX115S2F45I1SG)
- อินเทลไซโคลน 10 GX (10CX220YF780E5G)
- อินเทล สแตรทเท็กซ์ 10 (1SG280HU1F50E2VGS1)
- อาร์เรีย V (5AGXFB3H4F40C5)
- ไซโคลน V (5CGTFD9E5F35C7)
- สตารทิกซ์ วี (5SGXEA7K2F40C2)
2. ขั้นตอนการออกแบบและการรวม IP
ข้อมูล/เอกสารประกอบที่เกี่ยวข้องกับ DisplayPort มีอะไรบ้าง
Intel Stratix 10, อินเทลอาร์เรีย 10 และอินเทลไซโคลน 10 อุปกรณ์
อุปกรณ์ Intel Stratix 10
อุปกรณ์ Intel Arria 10
อินเทลไซโคลน 10 อุปกรณ์
ฉันจะสร้างแกน IP ของ DisplayPort ได้อย่างไร
เมื่อต้องการสร้างแกน IP ของ DisplayPort ให้ทําตามขั้นตอนต่อไปนี้:
- สร้างโครงการซอฟต์แวร์ Intel Quartus Prime โดยใช้ตัวช่วยสร้างโครงการใหม่ที่พร้อมใช้งานจากเมนูไฟล์
- บนเมนู เครื่องมือ ให้คลิก แค็ตตาล็อก IP
- ภายใต้ IP ที่ติดตั้งให้ดับเบิลคลิกที่ไลบรารี>โปรโตคอลอินเทอร์เฟซ>เสียงและวิดีโอ> DisplayPort Intel FPGA IP ตัวแก้ไขพารามิเตอร์จะปรากฏขึ้น
- ในตัวแก้ไขพารามิเตอร์ ให้ระบุชื่อระดับบนสุดสําหรับชุดรูปแบบ IP แบบกําหนดเองของคุณ ชื่อนี้จะระบุแฟ้มชุดรูปแบบหลักของ IP ในโครงการของคุณ หากได้รับพร้อมท์ ให้ระบุการตั้งค่า HDL ของตระกูล Intel FPGA และเอาต์พุตเป้าหมายด้วย คลิก ตกลง
- ระบุพารามิเตอร์และตัวเลือกในตัวแก้ไขพารามิเตอร์ DisplayPort: เลือกค่าพารามิเตอร์ที่กําหนดไว้ล่วงหน้า ค่าที่ตั้งไว้จะระบุค่าพารามิเตอร์เริ่มต้นทั้งหมดสําหรับแอพลิเคชันเฉพาะ (ถ้ามี) ระบุพารามิเตอร์ที่กําหนดฟังก์ชันหลักของ IP การกําหนดค่าพอร์ต และคุณลักษณะเฉพาะอุปกรณ์ ระบุตัวเลือกสําหรับการประมวลผลไฟล์หลัก IP ในเครื่องมือ EDA อื่น ๆ
- คลิก สร้าง เพื่อสร้างแกน IP และไฟล์สนับสนุน รวมถึงแบบจําลองการจําลอง
- คลิก ปิด เมื่อการสร้างไฟล์เสร็จสมบูรณ์
- คลิก เสร็จสิ้น
- หากคุณสร้างอินสแตนซ์หลัก IP DisplayPort Intel FPGA ในโครงการซอฟต์แวร์ Intel Quartus Prime คุณจะได้รับแจ้งให้เพิ่มไฟล์ IP ซอฟต์แวร์ Intel Quartus Prime (.qip) และ Intel Quartus Prime ซอฟต์แวร์จําลองไฟล์ IP (.sip) ไปยังโครงการซอฟต์แวร์ Intel Quartus Prime ปัจจุบัน
ในทํานองเดียวกันขั้นตอนข้างต้นสามารถพบได้ในคู่มือผู้ใช้หลัก IP DisplayPort:
ตัวอย่างการออกแบบ DisplayPort ที่สร้างขึ้นโดยควอตัสคืออะไร
ตัวอย่างการออกแบบแกนกลาง IP ของ DisplayPort Intel FPGA แสดงให้เห็นถึงการวนรอบแบบขนานจากอินสแตนซ์ DisplayPort RX ไปยังอินสแตนซ์ DisplayPort TX ที่มีหรือไม่มีโมดูลการกู้คืนนาฬิกาพิกเซล (PCR) ตารางด้านล่างแสดงถึงตัวเลือกตัวอย่างการออกแบบที่พร้อมใช้งานสําหรับอุปกรณ์ 10 ซีรี่ส์
ออกแบบ |
นาม |
อัตราข้อมูล |
ช่อง |
วน รอบ |
---|---|---|---|---|
พอร์ตแสดงผล |
SST พอร์ตแสดงผล |
HBR3, HBR2, HBR, |
Simplex |
ขนานกับ |
พอร์ตแสดงผล |
SST พอร์ตแสดงผล |
HBR3, HBR2, HBR, |
Simplex |
ขนาน |
โน้ต: สําหรับอุปกรณ์ Intel Stratix 10 การสนับสนุน HBR3 เป็นเบื้องต้น
ฉันจะสร้างตัวอย่างการออกแบบควอตัสดิสเพลย์พอร์ตได้อย่างไร
สําหรับอุปกรณ์ 10 ซีรี่ส์ ให้ใช้ตัวแก้ไขพารามิเตอร์ DisplayPort Intel FPGA ในซอฟต์แวร์ Intel Quartus Prime Pro Edition เพื่อสร้างตัวอย่างการออกแบบ
- คลิก เครื่องมือ >แค็ตตาล็อก IP แล้วเลือกตระกูลอุปกรณ์เป้าหมาย
- ในแค็ตตาล็อก IP ให้ค้นหาและดับเบิลคลิกที่ DisplayPort Intel FPGA IP หน้าต่าง ชุดรูปแบบ IP ใหม่ จะปรากฏขึ้น
- ระบุชื่อระดับบนสุดสําหรับชุดรูปแบบ IP แบบกําหนดเองของคุณ ตัวแก้ไขพารามิเตอร์จะบันทึกการตั้งค่าชุดรูปแบบ IP ในแฟ้มที่ชื่อ ip
- คุณสามารถเลือกอุปกรณ์ FPGA เฉพาะในช่องอุปกรณ์หรือเก็บการเลือกอุปกรณ์ซอฟต์แวร์ Intel Quartus Prime เริ่มต้นไว้
- คลิก ตกลง ตัวแก้ไขพารามิเตอร์จะปรากฏขึ้น
- กําหนดค่าพารามิเตอร์ที่ต้องการสําหรับทั้ง TX และ RX หมายเหตุ: โฟลว์การสร้างตัวอย่างการออกแบบ DisplayPort รองรับเฉพาะ SST เท่านั้น การเลือกพารามิเตอร์ Support MST จะป้องกันไม่ให้คุณสร้างการออกแบบตัวอย่าง
- บนแท็บ ตัวอย่างการออกแบบ ให้เลือก DisplayPort SST แบบขนานลูปแบ็คด้วย PCR หรือ DisplayPort SST แบบขนานลูปแบ็คโดยไม่มี PCR
- เลือก การจําลอง เพื่อสร้าง testbench แล้วเลือก การสังเคราะห์ เพื่อสร้างตัวอย่างการออกแบบฮาร์ดแวร์ คุณต้องเลือกตัวเลือกเหล่านี้อย่างน้อยหนึ่งตัวเลือกเพื่อสร้างแฟ้มตัวอย่างการออกแบบ ถ้าคุณเลือกทั้งสองอย่าง
- สําหรับชุดพัฒนาเป้าหมาย ให้เลือกชุดพัฒนา Intel FPGA ที่มีอยู่ หากคุณเลือกชุดพัฒนาอุปกรณ์เป้าหมาย (เลือกในขั้นตอนที่ 4) จะเปลี่ยนแปลงให้ตรงกับอุปกรณ์ในชุดพัฒนา
- คลิก สร้างการออกแบบตัวอย่าง
ในทํานองเดียวกันลิงก์ด้านล่างมีคําแนะนําทีละขั้นตอนเพื่อสร้างตัวอย่างการออกแบบ DisplayPort จากซอฟต์แวร์ Intel Quartus Prime:
ฉันจะคอมไพล์และทดสอบการออกแบบของฉันได้อย่างไร
สําหรับอุปกรณ์ 10 ซีรี่ส์ขั้นตอนในการรวบรวมและทดสอบการออกแบบ DisplayPort ของคุณสามารถพบได้ในคู่มือผู้ใช้ตัวอย่างการออกแบบ DisplayPort ต่อไปนี้ภายใต้ส่วน "การรวบรวมและทดสอบการออกแบบ":
ฉันจะทําการจําลองการทํางานของ DisplayPort ได้อย่างไร
สําหรับอุปกรณ์ 10 ซีรี่ส์ด้านล่างเป็นขั้นตอนในการสร้างการจําลองการทํางานของ DisplayPort:
- เปิดใช้งานตัวเลือกการจําลองในตัวแก้ไขพารามิเตอร์ DisplayPort และสร้างตัวอย่างการออกแบบ DisplayPort
- ทําการจําลอง ›
- ทําความเข้าใจกับเตาทดสอบ ›
ฉันจะค้นหาข้อมูลเกี่ยวกับแกนการกู้คืนนาฬิกาได้จากที่ใด
ตัวอย่างการออกแบบ DisplayPort 10 ซีรี่ส์ใช้ IP การกู้คืนนาฬิกาพิกเซล ข้อมูลหลักของการกู้คืนนาฬิกาสามารถพบได้ในลิงค์ด้านล่าง:
ฉันจะค้นหาข้อมูลบนโฟลว์การฝึกอบรมการเชื่อมโยง DisplayPort ได้จากที่ใด
ก่อนที่อุปกรณ์ต้นทางจะสามารถส่งข้อมูลวิดีโอไปยังอุปกรณ์จมได้ ข้อมูลเกี่ยวกับกระบวนการฝึกอบรมลิงก์สามารถดูได้ที่ลิงค์ต่อไปนี้:
ฉันจะค้นหาข้อมูลเกี่ยวกับการอ้างอิง API ของ DisplayPort และข้อมูล DPCD ได้จากที่ใด
ลิงก์ต่อไปนี้จะนําคุณไปยังการอ้างอิงอินเทอร์เฟซการเขียนโปรแกรมแอปพลิเคชัน DisplayPort (API) และข้อมูล DPCD:
3. การออกแบบบอร์ดและการจัดการพลังงาน
แนวทางการเชื่อมต่อพิน
อุปกรณ์ Intel Stratix 10
อุปกรณ์ Intel Arria 10
อินเทลไซโคลน 10 อุปกรณ์
การทบทวนแผนผัง
อุปกรณ์ Intel Stratix 10
- แผ่นงานรีวิวแผนผัง Intel Stratix 10 GX, MX และ SX ›
- Intel Stratix 10 GX FPGA คู่มือผู้ใช้ชุดพัฒนาและแผนผัง ›
- คู่มือผู้ใช้ชุดพัฒนา Intel Stratix 10 SX SoC ›
อุปกรณ์ Intel Arria 10
- แผ่นงานการตรวจสอบแผนผัง Intel Arria 10 GX, GT และ SX ›
- คู่มือผู้ใช้ชุดพัฒนา Intel Arria 10 GX FPGA และแผนผัง ›
- คู่มือผู้ใช้ชุดพัฒนา Intel Arria 10 SoC ›
อินเทลไซโคลน 10 อุปกรณ์
แนวทางการออกแบบบอร์ด
- แนวทางการออกแบบบอร์ด ›
- การทดสอบเค้าโครงบอร์ด ›
- AN 114: แนวทางการออกแบบบอร์ดสําหรับแพ็คเกจอุปกรณ์ที่ตั้งโปรแกรมได้® Intel ›
- AN 766: อุปกรณ์ Intel Stratix 10 แนวทางการออกแบบเค้าโครงอินเทอร์เฟซสัญญาณความเร็วสูง ›
- ข้อควรพิจารณาในการออกแบบสแต็กอัพ PCB สําหรับ FPGAs ของ Intel ›
- AN745: แนวทางการออกแบบสําหรับอินเทอร์เฟซ DisplayPort ของ Intel FPGA(html | PDF)
- FMC DisplayPort การ์ดลูกสาวแก้ไข 8 แผนผัง ›
- FMC DisplayPort การ์ดลูกสาวแก้ไข 11 แผนผัง ›
- HSMC DisplayPort 1.2 แผนผังการ์ดลูกสาว ›
ไม่แนะนําให้ใช้การออกแบบบอร์ด DisplayPort TX บนบอร์ดเนื่องจากไม่อนุญาตให้มีพันธะ PMA + PCS ผู้ใช้ควรอ้างถึงการใช้งานการออกแบบของ Bitec
การจัดการพลังงาน
- ตัวประมาณพลังงานยุคแรก (EPE) และเครื่องวิเคราะห์พลังงาน ›
- 750: การใช้เครื่องมือ Intel FPGA PDN เพื่อเพิ่มประสิทธิภาพการออกแบบเครือข่ายการจัดส่งพลังงานของคุณ ›
- เครื่องมือส่งพลังงานเฉพาะอุปกรณ์ (PDN) 2.0 คู่มือผู้ใช้ ›
การจัดการพลังงานความร้อน
อุปกรณ์ Intel Stratix 10
การจัดลําดับพลังงาน
Intel Stratix 10, อินเทลไซโคลน 10 และอุปกรณ์ Intel Arria 10
- AN 692: ข้อควรพิจารณาในการจัดลําดับพลังงานสําหรับ Intel Cyclone 10 GX, Intel Arria 10 และอุปกรณ์ Intel Stratix 10(| HTML PDF)
การออกแบบของฉันต้องการบัตรลูกสาวของ Bitec FMC ฉันจะเลือกพวกเขาได้อย่างไร
ตารางต่อไปนี้แสดงแนวทางด่วนในการเลือกการแก้ไขบัตรลูกสาวของ Bitec FMC
ไบเทค เอฟเอ็มซี ธิวการ์ด แก้ไข |
อัตราข้อมูลที่สนับสนุน |
---|---|
การแก้ไข 8 และการแก้ไขที่เก่ากว่า |
RBR (1.62 Gbps), HBR (2.7 Gbps), |
แก้ไข 10 ขึ้นไป |
RBR (1.62 Gbps), HBR (2.7 Gbps), |
มีข้อกําหนดในการใช้ช่องรับส่งสัญญาณเลนเดียวหรือสองเลนพร้อมบัตรลูกสาวของ Bitec FMC สําหรับอุปกรณ์ 10 ซีรี่ส์หรือไม่?
ใช่ สําหรับการออกแบบ DisplayPort ที่ใช้ / อ้างถึงในบัตรลูกสาวของ Bitec FMC รุ่นแรก (แก้ไข 9 และก่อนหน้า) การกําหนดพินในลิงก์ต่อไปนี้จะต้องปฏิบัติตามที่ TX และ RX เนื่องจากการกลับตัวของเลนและการผกผันขั้วที่ช่อง
อุปกรณ์ |
ส่วนอุปกรณ์ |
ลิงก์ไปยังคู่มือการกําหนดพิน |
---|---|---|
อินเทล สแตรทเท็กซ์ |
1SG280HU1F |
|
อินเทล อาร์เรีย |
10AX115S2F |
|
อุปกรณ์อินเทลไซโคลน 10 |
10CX220YF7 |
ฉันจะสร้างการออกแบบแบบ DisplayPort TX เท่านั้นหรือแบบ RX เท่านั้นได้อย่างไร
แนวทางทั่วไปในการสร้างการออกแบบ DisplayPort TX เท่านั้นหรือ RX เท่านั้นสามารถพบได้ในIntel DisplayPort ออกแบบตัวอย่างคู่มือผู้ใช้ หรือคําอธิบายโดยละเอียดเพิ่มเติมเฉพาะสําหรับการออกแบบ DisplayPort TX เท่านั้นสามารถอ้างถึงได้ในAN 883: Intel Arria 10 DisplayPort คู่มือผู้ใช้การออกแบบ TX เท่านั้น
4. ตัวอย่างการออกแบบและการออกแบบอ้างอิง
อุปกรณ์ Intel Arria 10
- AN 793: Intel Arria 10 DisplayPort 4Kp60 พร้อมการออกแบบการอ้างอิงการส่งการส่งวิดีโอและภาพอีกครั้ง (html | PDF)
- คู่มือผู้ใช้การออกแบบ Intel Arria 10 DisplayPort TX เท่านั้น(HTML | PDF)
- ตัวอย่างการออกแบบพอร์ตแสดงผล Intel Arria 10 โดยใช้ตัวเชื่อมต่อในตัว (TX เท่านั้น) ›
- ตัวอย่างการออกแบบเครื่องชั่งน้ําหนักและเครื่องผสม UHD DisplayPort ›
5. ดีบัก
ฉันจะดีบักการออกแบบ DisplayPort ของฉันได้อย่างไร
มีตัวเลือกดีบักมากมายในตัวอย่างการออกแบบ DisplayPort ของเราที่สามารถรวมเข้ากับการออกแบบของผู้ใช้:
- การสังเกตชุดพัฒนา LED ผู้ใช้บนเครื่องบิน ›
- การสังเกตข้อมูลแอตทริบิวต์สตรีมหลักและการรับส่งข้อมูลช่องเสริม ›
- แบนด์วิดท์ของ Intel DisplayPort และเครื่องคิดเลข PCR
หมายเหตุการเผยแพร่หลักทรัพย์สินทางปัญญา (IP)
โซลูชันฐานความรู้
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้