ศูนย์นักพัฒนาบอร์ด
ศูนย์นักพัฒนาบอร์ด FPGA มีแหล่งข้อมูลที่เกี่ยวข้องกับการออกแบบระดับบอร์ดโดยเฉพาะสําหรับ FPGAs Intel® เป้าหมายคือการช่วยให้คุณพัฒนาแผงวงจรพิมพ์ (PCB) สําเร็จโดยใช้ Intel FPGAs
โปรดใช้ลิงก์ด้านล่างเพื่อเข้าถึงแนวทางการเชื่อมต่อพิน ข้อมูลแพ็คเกจและความร้อน ไฟล์ BSDL และข้อมูลการออกแบบบอร์ดอื่นๆ
1. ข้อควรพิจารณาในการออกแบบ
การใช้อุปกรณ์ตัวอย่างทางวิศวกรรม (ES)
หากคุณกําลังออกแบบบอร์ดโดยใช้อุปกรณ์ตัวอย่างวิศวกรรม (ES) โปรดติดต่อตัวแทนฝ่ายขายของ Intel® ของคุณ หรือยื่นเรื่องการสนับสนุนระดับพรีเมียมของ Intel® เพื่อรับแนวทางการออกแบบบอร์ดล่าสุดสําหรับชิ้นส่วน ES
แนวทางการออกแบบบอร์ดสําหรับ FPGAs Intel
หัว ข้อ |
คำ อธิบาย |
---|---|
ศูนย์โซลูชันการออกแบบบอร์ดมีแหล่งข้อมูลเกี่ยวกับการออกแบบบอร์ดสําหรับ FPGAs Intel เป้าหมายคือการช่วยให้คุณใช้งาน PCB ความเร็วสูงที่ประสบความสําเร็จซึ่งผสานรวม FPGAs และองค์ประกอบอื่นๆ |
|
หมายเหตุการใช้งานนี้ให้แนวทางการออกแบบ PCB ที่แนะนําสําหรับตัวเลือกแพ็คเกจที่ซับซ้อนกว่าบางตัวเลือกที่มีให้สําหรับอุปกรณ์ตั้งโปรแกรมได้ของ Intel นักออกแบบควรดูคู่มือการออกแบบบอร์ดที่มีเอกสารประกอบสําหรับตระกูลอุปกรณ์เฉพาะ |
|
Intel FPGA แต่ละตระกูลมีแนวทางการเชื่อมต่อพินเป็นของตัวเอง แนวทางเหล่านี้เป็นเพียงคําแนะนําจาก Intel เท่านั้น เป็นความรับผิดชอบของนักออกแบบที่จะนําผลการจําลองไปใช้กับการออกแบบและตรวจสอบฟังก์ชันการทํางานของอุปกรณ์ที่เหมาะสม |
|
Intel มอบตัวอย่างการตรวจสอบแผนผัง FPGA ที่มีวัตถุประสงค์เพื่อช่วยให้คุณตรวจสอบแผนผังและปฏิบัติตามแนวทางของ Intel เอกสารประกอบเหล่านี้อิงตามแนวทางการเชื่อมต่อพินอุปกรณ์ที่เกี่ยวข้องและเอกสารที่อ้างอิงอื่นๆ ของ Intel ที่ใช้กับการเชื่อมต่อพินระดับบอร์ดที่จําเป็นต้องพิจารณาเมื่อคุณทําแผนผังเสร็จสิ้น |
Power Tree
ประมาณการใช้พลังงานของอุปกรณ์และเครือข่ายการถอดรหัสที่จําเป็น
หัว ข้อ |
คำ อธิบาย |
---|---|
เครื่องมือวิเคราะห์พลังงานของ Intel รวมถึงตัวประมาณพลังงานในช่วงต้นและตัววิเคราะห์พลังงานซอฟต์แวร์ Intel® Quartus® Prime ช่วยให้คุณมีความสามารถในการประมาณการใช้พลังงานจากแนวคิดการออกแบบในช่วงต้นไปจนถึงการใช้งานการออกแบบ ในขณะที่คุณให้รายละเอียดเพิ่มเติมเกี่ยวกับลักษณะการออกแบบของคุณ ความแม่นยําในการประมาณค่าจะถูกปรับปรุงด้วยเทคโนโลยีตัววิเคราะห์พลังงาน |
|
เครื่องมือออกแบบ PDN นําเสนอวิธีการที่รวดเร็ว แม่นยํา และแบบโต้ตอบในการกําหนดจํานวนตัวเก็บประจุแบบแยกที่เหมาะสมสําหรับการตัดต่อต้นทุนและประสิทธิภาพที่เหมาะสม |
ดีบักแบบ On-Chip
วางแผนสําหรับการดีบักระดับระบบเพื่อช่วยในการใช้งานบอร์ดและชําระเงิน
หัว ข้อ |
คำ อธิบาย |
---|---|
Intel มีกลุ่มเครื่องมือการดีบักบนชิป เครื่องมือการดีบักแบบออนชิปช่วยให้สามารถจับภาพโหนดภายในแบบเรียลไทม์ในการออกแบบของคุณเพื่อช่วยให้คุณตรวจสอบการออกแบบของคุณได้อย่างรวดเร็วโดยไม่ต้องใช้อุปกรณ์ภายนอก |
|
Intel มีไฟล์ boundary-scan description language (BSDL) สําหรับข้อมูลจําเพาะ IEEE Standard 1149.1, IEEE Standard 1149.6 และ IEEE Standard 1532 ไฟล์ BSDL ให้การเข้าถึงที่ช่วยให้อุปกรณ์สามารถรันการทดสอบการสแกนขอบเขต (BST) และความสามารถในการตั้งโปรแกรมในระบบ (ISP) |
2. แหล่งข้อมูลการเรียนรู้และข้อกําหนดเบื้องต้น
สร้างบัญชี Intel ของฉัน
- สร้างบัญชี My Intel ของคุณจากหน้า My Intel
- บัญชี My Intel ของคุณช่วยให้คุณสามารถยื่นคําขอบริการ ลงทะเบียนเรียน ดาวน์โหลดซอฟต์แวร์ เข้าถึงแหล่งข้อมูล หลักสูตรการฝึกอบรม และอีกมากมาย
ขั้นตอนการออกแบบ
ตัวเลขนี้แสดงโฟลว์การออกแบบทั่วไปโดยใช้ FPGA Intel FPGA หรือ SoC สําหรับคําอธิบายโดยละเอียดเกี่ยวกับแต่ละขั้นตอน โปรดดู AN 597 เริ่มต้นโฟลว์สําหรับการออกแบบบอร์ด
การเรียนรู้พื้นฐาน: ชั้นเรียนการฝึกอบรม
ทรัพยากร |
คำ อธิบาย |
---|---|
จุดเริ่มต้นในการทําความเข้าใจและใช้ผลิตภัณฑ์ สื่อโฆษณา และแหล่งข้อมูลของ Intel® ได้อย่างรวดเร็ว |
|
คุณมีหลายตัวเลือกในการดาวน์โหลดซอฟต์แวร์ การอัปเดตซอฟต์แวร์ และการสนับสนุนอุปกรณ์เพิ่มเติม ตัวเลือกที่คุณเลือกจะขึ้นอยู่กับความเร็วในการดาวน์โหลด ข้อกําหนดการออกแบบ และวิธีการติดตั้ง |
|
Intel FPGA Technical Training เสนอการฝึกอบรมที่จะช่วยให้คุณเพิ่มความได้เปรียบในการแข่งขัน ใช้ประโยชน์จากการโต้ตอบของหนึ่งในหลักสูตรห้องเรียนเสมือนจริงที่นําโดยผู้สอนของเรา หรือความยืดหยุ่นและความสะดวกของหลักสูตรออนไลน์ในปัจจุบัน |
3. เริ่มต้นใช้งาน
การเลือกส่วนประกอบ
หัว ข้อ |
คำ อธิบาย |
---|---|
พาวเวอร์ทรีแสดงการไหลของพาวเวอร์ซัพพลายหลักผ่านทรีของตัวแปลงพลังงานที่แปลงพาวเวอร์ซัพพลายหลักเป็นแรงดันไฟฟ้าและกระแสไฟฟ้าที่จําเป็นสําหรับการขับเคลื่อนโหลดต่างๆ การออกแบบ FPGA ทุกแบบมีข้อกําหนดการใช้พลังงานเฉพาะที่ต้องการโครงสร้างพลังงานเฉพาะ |
|
เอกสารข้อมูลนี้อธิบายถึงวิธีระบุรางต่างๆ ที่เกี่ยวข้องกับอุปกรณ์ Intel® วิเคราะห์ข้อกําหนดด้านพลังงานและเลือกโมดูลตัวควบคุมแรงดันไฟฟ้าที่เหมาะสม เอกสารข้อมูลนี้ยังอธิบายตัวอย่างการออกแบบที่ใช้งานได้จริง |
|
FPGAs และ SoC ในปัจจุบันหลายตัวมีรางจ่ายไฟหลายรางที่จําเป็นต้องเปิดใช้งานตามลําดับเฉพาะและตรวจสอบระหว่างรันไทม์เพื่อให้แน่ใจว่าอุปกรณ์ทํางานอย่างถูกต้อง สําหรับข้อมูลเพิ่มเติม โปรดดู หมายเหตุแอปพลิเคชัน AN 761 Board Management Controller |
|
Intel นําเสนอโซลูชันสําหรับโฮสต์ของโปรโตคอลหน่วยความจํา SDRAM และ SRAM ทั่วไป รวมถึงเทคโนโลยีหน่วยความจําอนุกรม เช่น HMC และ Bandwidth Engine โซลูชันอินเทอร์เฟซหน่วยความจําของเราประกอบด้วยตัวเลือกคอนโทรลเลอร์หน่วยความจําประสิทธิภาพสูง ตัวเลือก PHY หน่วยความจํา และตัวเลือกส่วนหน้าแบบหลายพอร์ต |
แผนผัง
หัว ข้อ |
คำ อธิบาย |
---|---|
ดูไลบรารีและสัญลักษณ์ของ PCB Footprint สําหรับ Cadence Capture CIS และ Allegro Design Entry HDL (Allegro DE-HDL) |
|
ดูไลบรารีฐาน PCB สําหรับ Mentor Graphics PCB เครื่องมือออกแบบ |
|
เว็บไซต์นี้ประกอบด้วยไฟล์ที่ดาวน์โหลดได้แสดงรายการคําอธิบายการปักหมุด Intel FPGA มีไฟล์สูงสุดสามประเภทสําหรับแต่ละอุปกรณ์: ไฟล์รูปแบบเอกสารพกพา (.pdf), ไฟล์ข้อความ (.txt) และไฟล์ Microsoft* Excel (.xls) |
|
เว็บไซต์นี้ให้การเชื่อมต่อพินที่แนะนําสําหรับแต่ละอุปกรณ์ หมายเหตุ: คุณต้องนําผลลัพธ์การจําลองไปใช้กับการออกแบบเพื่อตรวจสอบฟังก์ชันการทํางานของอุปกรณ์ที่เหมาะสม |
|
เว็บไซต์นี้มีข้อมูลเกี่ยวกับการวิเคราะห์พลังงานและการประมาณการ การวิเคราะห์พลังงานและตัวประมาณพลังงานในช่วงต้นช่วยให้คุณมีความสามารถในการประมาณการใช้พลังงานจากแนวคิดการออกแบบในช่วงต้นผ่านการปรับใช้การออกแบบ |
|
เว็บไซต์นี้มีข้อมูลเกี่ยวกับการออกแบบเครือข่ายการกระจายพลังงาน (PDN) สําหรับพาวเวอร์ซัพพลายแต่ละตัว คุณต้องเลือกเครือข่ายตัวเก็บประจุแบบแยกเป็นกลุ่มและแบบแยก ในขณะที่คุณสามารถใช้การจําลอง SPICE เพื่อจําลองวงจรได้ แต่เครื่องมือการออกแบบ PDN ยังนําเสนอวิธีการที่รวดเร็ว แม่นยํา และแบบโต้ตอบเพื่อกําหนดจํานวนตัวเก็บประจุแบบแยกที่เหมาะสมสําหรับการตัดการเชื่อมต่อในต้นทุนและประสิทธิภาพสูงสุด |
|
เว็บไซต์นี้ให้ข้อมูลเกี่ยวกับการจัดการความร้อน การจัดการความร้อนเป็นข้อควรพิจารณาในการออกแบบที่สําคัญ แพ็คเกจอุปกรณ์ของ Intel® ออกแบบมาเพื่อลดความต้านทานต่อความร้อนและเพิ่มการระบายความร้อนสูงสุด บางแอปพลิเคชันกระจายพลังงานมากขึ้นและต้องการโซลูชันระบายความร้อนภายนอก รวมถึงฮีทซิงค์ |
|
หน้านี้มีลิงก์ไปยังรายละเอียดความต้านทานต่อความร้อนและแพ็คเกจสําหรับตระกูลอุปกรณ์ทั้งหมด |
|
เว็บไซต์นี้ให้คําอธิบายเกี่ยวกับการตรวจสอบแผนผังเพื่อช่วยให้คุณตรวจสอบแผนผังและปฏิบัติตามแนวทางการออกแบบ |
จำลอง
หัว ข้อ |
คำ อธิบาย |
---|---|
เว็บไซต์นี้มีข้อมูลเกี่ยวกับเอฟเฟกต์สายส่ง สัญญาณไม่ตรงกัน การลดทอนสัญญาณ การข้าม และผลการสลับพร้อมกัน |
|
เว็บไซต์นี้มีข้อมูลเกี่ยวกับชุด SPICE สําหรับ FPGAs Intel ชุด SPICE สําหรับ Intel FPGAs นําเสนอรุ่นที่รองรับคุณสมบัติ I/O ที่หลากหลายครอบคลุมกระบวนการ แรงดันไฟฟ้า และอุณหภูมิ (PVT) |
|
เว็บไซต์นี้มีข้อมูลเกี่ยวกับโมเดล IBIS โมเดล IBIS ช่วยให้การพัฒนาโมเดลอุปกรณ์ที่รักษาธรรมชาติที่เป็นกรรมสิทธิ์ของการออกแบบอุปกรณ์วงจรในตัวในขณะเดียวกันก็ให้โมเดลที่เต็มไปด้วยข้อมูลเพื่อความถูกต้องสมบูรณ์ของสัญญาณและการวิเคราะห์ความเข้ากันได้ทางแม่เหล็กไฟฟ้า (EMC) |
|
เอกสารนี้เป็นแนวทางสําหรับเค้าโครง PCB และการออกแบบที่เกี่ยวข้องกับระบบความเร็วสูง |
|
หมายเหตุการใช้งานนี้สําหรับนักออกแบบ PCB วางแผนที่จะใช้อุปกรณ์ที่ใช้ตัวรับส่งสัญญาณความเร็วสูงและจัดการกับหัวข้อการออกแบบที่สําคัญสองหัวข้อ:
นอกจากนี้ยังกล่าวถึงกลยุทธ์ต่าง ๆ ที่คุณสามารถใช้เพื่อชดเชยผลการสานไฟเบอร์กลาสขยายความรู้ที่มีอยู่และแสดงรายการเอกสารทางเทคนิคต่างๆ สําหรับข้อมูลเพิ่มเติม |
|
รายงานความยาวเน็ต | รายงานความยาวเน็ตให้ความยาวและความล่าช้ารวมของเน็ตแพ็คเกจ ข้อมูลมีให้ต่อพินสําหรับแต่ละอุปกรณ์/แพ็คเกจที่นําเสนอในรูปแบบตาราง |
เว็บไซต์นี้ช่วยให้คุณสามารถดาวน์โหลด Board Skew Parameter Tool ผลลัพธ์ของ Board Skew Parameter Tool อิงตามความล่าช้าในการติดตามของแผงวงจรพิมพ์ลายจําลองของคุณ แพ็คเกจอุปกรณ์จะล่าช้า (หากมี) และสูตรจากคู่มือพารามิเตอร์อินเทอร์เฟซหน่วยความจําภายนอก เครื่องมือจะใช้อินพุตที่ให้มาและคํานวณพารามิเตอร์การเบ็ดเด็ด |
เค้า โครง
หัว ข้อ |
คำ อธิบาย |
---|---|
เอกสารนี้จะแนะนําให้คุณทําการตรวจสอบเค้าโครงบอร์ดให้เสร็จสมบูรณ์โดยใช้ Intel FPGA เนื้อหาทางเทคนิคจะแบ่งเป็นส่วนที่มุ่งเน้น เช่น Power Planes และ Stack Up, สัญญาณที่สําคัญ, การติดตั้งส่วนประกอบ และขั้วต่อ |
|
PCB Footprint Libraries สําหรับเครื่องมือ Cadence* Allegro PCB |
|
ไลบรารี Mentor Graphics* Expedition Tool Footprint (ข้อมูลแพ็คเกจทางกายภาพ) |
บอร์ดนําขึ้นและชําระเงิน
หัว ข้อ |
คำ อธิบาย |
---|---|
เริ่มที่นี่เพื่อเรียนรู้เกี่ยวกับเครื่องมือตัวอย่าง เอกสารและการฝึกอบรมทั้งหมดที่มีให้เพื่อช่วยในการนํา PCB ขึ้นมาและช่วยคุณดีบักการออกแบบ FPGA ของคุณ |
|
ไฟล์ IEEE 1149.1 BSDL ที่มีอยู่ในเว็บไซต์นี้ใช้สําหรับ BST ก่อนและหลังการกําหนดค่า |
|
ชุดเครื่องมือ EMIF ให้คุณวิเคราะห์และดีบักปัญหาการสอบเทียบ และสร้างรายงานส่วนขอบสําหรับอินเทอร์เฟซหน่วยความจําภายนอกของคุณ |
|
ชุดเครื่องมือตัวรับส่งสัญญาณช่วยให้นักออกแบบ FPGA และนักออกแบบบอร์ดตรวจสอบความสมบูรณ์ของสัญญาณการเชื่อมต่อตัวรับส่งสัญญาณแบบเรียลไทม์ในระบบและปรับปรุงเวลานําบอร์ด ทดสอบอัตราความผิดพลาดบิต (BER) ในขณะเดียวกันเรียกใช้หลายลิงก์พร้อมกันที่อัตราข้อมูลเป้าหมายของคุณเพื่อตรวจสอบการออกแบบบอร์ดของคุณ |
|
คอนโซลระบบเป็นเครื่องมือการดีบักระดับระบบที่ยืดหยุ่นที่ช่วยให้นักออกแบบดีบักการออกแบบของพวกเขาได้อย่างรวดเร็วและมีประสิทธิภาพในขณะที่การออกแบบทํางานด้วยความเร็วเต็มใน FPGA คอนโซลระบบช่วยให้นักออกแบบสามารถส่งธุรกรรมระดับระบบและการอ่านไปยัง Platform Designer (เดิมชื่อ Qsys) เพื่อช่วยแยกและระบุปัญหา อีกทั้งยังให้วิธีการตรวจสอบนาฬิการะบบและตรวจสอบสถานะการรีเซ็ตที่รวดเร็วและง่ายดาย ซึ่งอาจเป็นประโยชน์อย่างยิ่งในระหว่างการนําเครื่องขึ้นมา |
4. แหล่งข้อมูลสําหรับนักพัฒนา
แหล่งข้อมูลสําหรับนักพัฒนา
หัว ข้อ |
คำ อธิบาย |
---|---|
เรียนรู้เกี่ยวกับเครื่องมือและโมเดลการตรวจสอบความถูกต้องของสัญญาณ รวมถึงการวิเคราะห์พลังงานและการประมาณค่า |
|
ข้อมูลแพคเกจรวมถึงรหัสการสั่งซื้อ, ตัวย่อแพคเกจ, วัสดุ leadframe, lead finish (การชุบ), การอ้างอิงกรอบ JEDEC*, coplanarity lead, น้ําหนัก, ระดับความไวต่อความชื้น, และข้อมูลพิเศษอื่นๆ ข้อมูลความต้านทานต่อความร้อนประกอบด้วยจํานวนพินอุปกรณ์ ชื่อแพ็คเกจ และค่าความต้านทาน |
|
คู่มืออินเทอร์เฟซหน่วยความจําภายนอก (EMIF) มีข้อมูลและเอกสารเกี่ยวกับการออกแบบอินเทอร์เฟซหน่วยความจําภายนอก การใช้งานและพารามิเตอร์ทรัพย์สินทางปัญญา (IP) การจําลอง การดีบัก และอีกมากมาย |
|
คุณสามารถใช้ตัวแก้ไขปัญหานี้เพื่อช่วยให้คุณระบุสาเหตุที่เป็นไปได้ในความพยายามกําหนดค่า FPGA ล้มเหลว แม้ว่าตัวแก้ไขปัญหานี้จะไม่ครอบคลุมทุกกรณีที่เป็นไปได้ แต่ก็ไม่สามารถระบุปัญหาส่วนใหญ่ที่พบในระหว่างการกําหนดค่าได้ |
|
แหล่งรวมเอกสาร FPGA วิดีโอวิธีการใช้งาน ฟอรัมชุมชน หลักสูตรการฝึกอบรมออนไลน์ และร้านออกแบบที่ลูกค้าสามารถเข้าถึงตัวอย่างการออกแบบ FPGA มากมาย วิดีโอวิศวกรสู่วิศวกรหลายชั่วโมงให้คําแนะนําด้านภาพเกี่ยวกับการแก้ปัญหาการออกแบบทั่วไป |
5. แหล่งข้อมูลการผลิต PCB
ทรัพยากร |
คำ อธิบาย |
ประเภทแหล่งข้อมูล | ความเกี่ยวข้อง |
---|---|---|---|
เอกสาร MAS – Intel® Stratix® 10 FPGAs | หลักสูตร Manufacturing Advantage Services (MAS) นี้อธิบายคําแนะนําด้านการผลิตของ Intel เพื่อส่งเสริมความเป็นเลิศด้านการผลิตของลูกค้าของเรา |
ชุดสินทรัพย์ |
อุปกรณ์ Intel® Stratix® 10 |
เอกสาร MAS – FPGAs Intel Agilex® 7 | หลักสูตร Manufacturing Advantage Services (MAS) นี้อธิบายคําแนะนําด้านการผลิตของ Intel เพื่อส่งเสริมความเป็นเลิศด้านการผลิตของลูกค้าของเรา | ชุดสินทรัพย์ | ® อุปกรณ์ Intel Agilex 7 |
แนวทางสําหรับการจัดการอุปกรณ์ J-Lead, QFP, BGA, FBGA และแบบไม่มีฝา (AN71) |
หมายเหตุการใช้งานนี้ให้แนวทางในการจัดการ J-Lead, Quad Flat Pack (QFP) และ Ball-Grid Array (BGA รวมถึง FineLine BGA [FBGA] และบรรจุภัณฑ์แบบไม่มีฝา FBGA) เพื่อรักษาคุณภาพของอุปกรณ์เหล่านี้ระหว่างอุปกรณ์จัดเก็บข้อมูล การจัดส่ง และการถ่ายโอน และเพื่อให้มั่นใจว่ามีการบัดกรีได้ง่ายขึ้น |
ชุดสินทรัพย์ | J-Lead QFP, BGA, FBGA, FBGA แบบไม่มีฝา |
การจัดการความร้อนและการจัดการเชิงกลสําหรับอุปกรณ์ Intel FPGA TCFCBGA (AN657) |
หมายเหตุการใช้งานนี้ให้คําแนะนําเกี่ยวกับการจัดการความร้อนและการจัดการเชิงกลของ Thermal Composite Flip Ball-Grid Array (TCFCBGA) สําหรับอุปกรณ์ FPGA Arria® V |
หมายเหตุการใช้งาน |
TCFCBGA อุปกรณ์ Arria® V |
การจัดการความร้อนและการจัดการเชิงกลสําหรับอาร์เรย์แบบ Flip Ball-Grid ของชิปแบบไม่มีฝา (AN659) |
หมายเหตุการใช้งานนี้ให้คําแนะนําเกี่ยวกับการจัดการความร้อนและการจัดการเชิงกลของอาร์เรย์แบบ Flip Chip Ball-Grid (FCBGA) สําหรับอุปกรณ์ Intel FPGA |
หมายเหตุการใช้งาน |
FCBGA แบบไม่มีฝา |
แนวทางสําหรับการจัดการแพ็คเกจเกล็ดชิประดับระดับเวเฟอร์ Altera (WLCSP) (AN752) |
การดูแลอย่างเหมาะสมจะต้องดําเนินการเมื่อจัดการกับส่วนประกอบของแพคเกจมาตราส่วนชิประดับเวเฟอร์ (WLCSP) |
หมายเหตุการใช้งาน |
WLCSP |
อธิบายถึงความแตกต่างระหว่างบัดกรีทั่วไปและการบัดกรีแบบไร้สารตะกั่ว ให้คําแนะนําและคําแนะนําสําหรับการหมุนเวียนการบัดกรีอุปกรณ์ที่ปราศจากผู้สนใจของ Intel® |
หมายเหตุการใช้งาน |
- |
|
ความท้าทายในการผลิตส่วนประกอบที่ปราศจากสารตะกั่วและเป็นไปตาม RoHS ที่เชื่อถือได้ (เอกสารข้อมูล) |
เอกสารข้อมูลนี้ครอบคลุมถึงการแก้ไขบางอย่างที่จําเป็นและ Altera®โซลูชันการบรรจุหีบห่อที่มีเพื่อตอบสนองความต้องการด้านความน่าเชื่อถือและการใช้งานสําหรับผลิตภัณฑ์ที่ปราศจากสารตะกั่วและเป็นไปตาม RoHS |
เอกสาร |
PQFP TQFP BGA, FBGA, Flip-chip BGA |
สํารวจศูนย์นักพัฒนาอื่นๆ
สําหรับแนวทางการออกแบบอื่นๆ โปรดไปที่ ศูนย์นักพัฒนาต่อไปนี้:
- ศูนย์นักพัฒนาซอฟต์แวร์แบบเอ็มเบ็ดเด็ด - ประกอบด้วยคําแนะนําเกี่ยวกับวิธีการออกแบบในสภาพแวดล้อมแบบเอ็มเบ็ดเด็ดด้วย FPGAs SoC
- FPGA Developer Center - มีแหล่งข้อมูลสําหรับการออกแบบ Intel® FPGA ของคุณให้เสร็จสมบูรณ์
- ศูนย์นักพัฒนาสถาปนิกระบบ - ศูนย์นักพัฒนาสถาปนิกระบบให้ข้อมูลเกี่ยวกับวิธีที่ Intel® FPGAs สามารถเพิ่มมูลค่าให้กับการออกแบบระบบของคุณ
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้