ศูนย์ทรัพยากรการดีบักบนชิป

เมื่อ FPGA เพิ่มประสิทธิภาพขนาดและความซับซ้อนกระบวนการตรวจสอบอาจกลายเป็นส่วนสําคัญของวงจรการออกแบบ FPGA เพื่อบรรเทาความซับซ้อนของกระบวนการตรวจสอบ Intel® FPGA มีพอร์ตโฟลิโอของเครื่องมือการดีบักบนชิป เครื่องมือการดีบักบนชิปช่วยให้สามารถจับโหนดภายในในการออกแบบของคุณแบบเรียลไทม์เพื่อช่วยให้คุณตรวจสอบการออกแบบของคุณได้อย่างรวดเร็วโดยไม่ต้องใช้อุปกรณ์ภายนอก

สําหรับภาพรวมโดยย่อของพอร์ตโฟลิโอการดีบักบนชิปของเครื่องมือและตัววางแผนชิป โปรดดูที่ส่วนตัววิเคราะห์ตรรกะแบบฝังตัว SignalTap* II ในหน้าผลิตภัณฑ์การตรวจสอบและระดับบอร์ด

เมื่อต้องการค้นหาปัญหาการดีบักบนชิปที่ทราบแล้วและโซลูชันการสนับสนุนทางเทคนิค ให้ใช้ ฐานข้อมูลความรู้FPGA ® Intel นอกจากนี้คุณยังสามารถไปที่ชุมชน Intel เพื่อเชื่อมต่อและหารือเกี่ยวกับปัญหาทางเทคนิคกับผู้ใช้ FPGA ® Intel คนอื่น ๆ

สําหรับการสนับสนุนทางเทคนิคเพิ่มเติม ให้ใช้ mySupport เพื่อสร้าง ดู และปรับปรุงคําขอบริการ

ทรัพยากรการดีบักแบบออนชิป

ตารางที่ 1 แสดงลิงค์ไปยังเอกสารที่พร้อมใช้งานเกี่ยวกับเครื่องมือการดีบักบนชิป

ตารางที่ 1. เอกสารอ้างอิงการดีบักบนชิป

ทรัพยากร

การบรรยาย

การดีบักการออกแบบอย่างรวดเร็วโดยใช้ SignalProbe (PDF)

คู่มือซอฟต์แวร์การพัฒนาควอตัส® II นี้อธิบายถึงคุณสมบัติ SignalProbe คุณสมบัตินี้ทําให้การตรวจสอบการออกแบบมีประสิทธิภาพมากขึ้นโดยการกําหนดเส้นทางสัญญาณภายในไปยังหมุด I / O อย่างรวดเร็วโดยไม่ส่งผลกระทบต่อการออกแบบ

ออกแบบการดีบักโดยใช้ตัววิเคราะห์ตรรกะแบบฝังตัว SignalTap II (PDF)

บทนี้ของคู่มือซอฟต์แวร์การพัฒนา Quartus II ให้คําอธิบายของขั้นตอนการตรวจสอบโดยใช้เครื่องวิเคราะห์ตรรกะแบบฝังตัว SignalTap II เครื่องวิเคราะห์ตรรกะแบบฝังตัว SignalTap II จะดีบักการออกแบบ FPGA โดยการตรวจสอบสัญญาณภายในในการออกแบบในขณะที่การออกแบบทํางานด้วยความเร็วเต็มที่

การดีบักในระบบโดยใช้เครื่องวิเคราะห์ตรรกะภายนอก (PDF)

บทนี้ของคู่มือซอฟต์แวร์การพัฒนา Quartus II ให้ข้อมูลเกี่ยวกับคุณลักษณะอินเทอร์เฟซตัววิเคราะห์ตรรกะ คุณลักษณะนี้จะเชื่อมต่อชุดสัญญาณอุปกรณ์ภายในจํานวนมากเข้ากับหมุดเอาต์พุตจํานวนน้อยเพื่อวัตถุประสงค์ในการดีบักและช่วยให้คุณสามารถใช้ประโยชน์จากคุณสมบัติขั้นสูงในเครื่องวิเคราะห์ตรรกะภายนอกของคุณ

การอัปเดตหน่วยความจําและค่าคงที่ในระบบ (PDF)

คู่มือซอฟต์แวร์การพัฒนา Quartus II บทนี้อธิบายถึงตัวแก้ไขเนื้อหาหน่วยความจําในระบบ คุณลักษณะนี้ให้การเข้าถึงการอ่านและเขียนไปยังความทรงจําและค่าคงที่ FPGA ในระบบผ่านอินเทอร์เฟซ JTAG

ออกแบบการดีบักโดยใช้แหล่งข้อมูลและโพรบในระบบ (PDF)

คู่มือซอฟต์แวร์การพัฒนา Quartus II บทนี้อธิบายถึงแหล่งที่มาและโพรบในระบบ คุณลักษณะนี้ตั้งค่าห่วงโซ่การลงทะเบียนที่กําหนดเองเพื่อขับเคลื่อนหรือสุ่มตัวอย่างโหนดตรรกะใด ๆ ในการออกแบบของคุณให้วิธีที่ง่ายในการป้อนสิ่งเร้าเสมือนที่เรียบง่ายและจับค่าปัจจุบันของโหนดที่เป็นเครื่องมือ

การดีบักลิงก์ตัวรับส่งสัญญาณโดยใช้ซอฟต์แวร์ควอตัส II (PDF)

บทนี้ในคู่มือ Quartus II อธิบายถึงวิธีการใช้ชุดเครื่องมือรับส่งสัญญาณใหม่ที่นํามาใช้ในซอฟต์แวร์ Quartus II v10.0 เพื่อตรวจสอบลิงก์ความเร็วสูงของอุปกรณ์รับส่งสัญญาณ FPGA ® Intel ในระบบของคุณ Intel® FPGA ยังมีตัวอย่างการออกแบบด้วยบทนี้เพื่อให้คุณเริ่มต้นด้วยชุดเครื่องมือรับส่งสัญญาณ

คู่มือผู้ใช้sld_virtual_jtagเมกะฟังก์ชั่น (PDF)

คู่มืออ้างอิงนี้อธิบาย megafunction JTAG เสมือนหรือที่เรียกว่าsld_virtual_jtag megafunction sld_virtual_jtag megafunction ทําให้ง่ายต่อการใช้พอร์ต JTAG เป็นอินเทอร์เฟซการสื่อสารที่เรียบง่ายช่วยให้คุณสามารถพัฒนาโซลูชันการดีบักที่กําหนดเอง

A 323: การใช้เครื่องวิเคราะห์ตรรกะแบบฝังตัว SignalTap II ในระบบสร้าง SOPC (PDF)

ออกแบบแฟ้ม

เอกสารการใช้งานนี้จะอธิบายวิธีการใช้ตัววิเคราะห์ตรรกะ SignalTap II เพื่อตรวจสอบสัญญาณที่อยู่ในโมดูลระบบที่สร้างโดย SOPC Builder

ไฟล์การออกแบบสําหรับ AN 323: การใช้เครื่องวิเคราะห์ตรรกะแบบฝังตัว SignalTap II ในระบบสร้าง SOPC

A 446: การดีบักระบบ Nios® II ด้วยตัววิเคราะห์ตรรกะ SignalTap II (PDF)

เอกสารการใช้งานนี้จะตรวจสอบการใช้ปลั๊กอิน Nios II ภายในตัววิเคราะห์ตรรกะ SignalTap II และแสดงความสามารถ ตัวเลือกการกําหนดค่า และโหมดการใช้งานสําหรับปลั๊กอิน

ตารางที่ 2 ให้ลิงก์ไปยังการฝึกอบรมและการสาธิตที่พร้อมใช้งานเกี่ยวกับเครื่องมือการดีบักบนชิป

ตารางที่ 2. การฝึกอบรมและการสาธิตการดีบักแบบออนชิป

ทรัพยากร

การบรรยาย

ตัววิเคราะห์ตรรกะแบบฝังตัว SignalTap II

เวอร์ชันภาษาจีน: ตัววิเคราะห์ตรรกะแบบฝังตัว SignalTap II
(หนึ่งชั่วโมง)

หลักสูตรการฝึกอบรมออนไลน์นี้ให้การฝึกปฏิบัติเชิงลึกเกี่ยวกับการใช้ตัววิเคราะห์ตรรกะ SignalTap II

นี่คือหลักสูตรออนไลน์หนึ่งชั่วโมงครึ่ง

ชุดเครื่องมือรับส่งสัญญาณ

เรียนรู้วิธีตรวจสอบลิงก์ตัวรับส่งสัญญาณความเร็วสูงบนกระดานของคุณโดยใช้ชุดเครื่องมือรับส่งสัญญาณ (แนะนําใน Quartus II v10.0) ด้วยหลักสูตรการฝึกอบรมออนไลน์นี้

นี่คือหลักสูตรออนไลน์ 40 นาที

การดีบักและการสื่อสารกับ FPGA โดยใช้ MegaFUNCTION JTAG เสมือน

การฝึกอบรมนี้เป็นบทนําเกี่ยวกับวิธีการใช้ megafunction JTAG เสมือน

นี่คือหลักสูตรออนไลน์ครึ่งชั่วโมง

เครื่องมือดีบักและการวิเคราะห์ซอฟต์แวร์ควอตัส II

เรียนรู้คุณลักษณะขั้นสูง (รวมถึงการใช้เครื่องมือการดีบักบนชิป) ของซอฟต์แวร์ Quartus II ที่ช่วยให้คุณสามารถตรวจสอบการออกแบบของคุณได้

นี่เป็นหลักสูตรที่นําโดยผู้สอนหนึ่งวัน

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้