ชุดเครื่องมือตัวรับส่งสัญญาณ

การเข้าถึงตัวรับส่งสัญญาณแบบเรียลไทม์สําหรับบอร์ดที่เร็วขึ้น

ชุดเครื่องมือตัวรับส่งสัญญาณใช้เทคโนโลยี System Console เพื่อช่วย FPGA และนักออกแบบบอร์ดตรวจสอบความถูกต้องของสัญญาณเชื่อมต่อตัวรับส่งสัญญาณแบบเรียลไทม์ในระบบและปรับปรุงเวลานําบอร์ด ทดสอบอัตราข้อผิดพลาดบิต (BER) ในขณะเดียวกันเรียกใช้หลายลิงก์พร้อมกันที่อัตราข้อมูลเป้าหมายของคุณเพื่อตรวจสอบการออกแบบบอร์ดของคุณด้วยชุดเครื่องมือตัวรับส่งสัญญาณ ปรับแต่งการตั้งค่าอะนาล็อกตัวรับส่งสัญญาณเพื่อประสิทธิภาพการเชื่อมต่อที่ดีที่สุดในขณะที่ใช้ตัววัดการทดสอบที่แตกต่างกันเพื่อหาผลลัพธ์ ทดสอบอุปกรณ์หลายเครื่องพร้อมกันบนบอร์ดตั้งแต่หนึ่งตัวขึ้นไปโดยใช้การทดสอบการเชื่อมต่อใน GUI ชุดเครื่องมือตัวรับส่งสัญญาณ รองรับ FPGAs V Intel Agilex® 7, Intel® Stratix® 10 และ Stratix® รวมถึง Adaptive Equalization (AEQ) และการปรับสมดุลผลตอบรับการตัดสินใจ (DFE) เพื่อความแข็งแกร่งในการส่งสัญญาณ ส่วนเพิ่มเติมล่าสุดประกอบด้วยการสนับสนุนไทล์ตัวรับส่งสัญญาณ Intel Agilex® 7

คุณสมบัติชุดเครื่องมือตัวรับส่งสัญญาณ

  • นําเสนอ FPGA และนักออกแบบบอร์ดในการเข้าถึงการตั้งค่าตัวรับส่งสัญญาณแบบเรียลไทม์ และปรับปรุงเวลาการนําบอร์ดออก
  • ให้ฟังก์ชัน bit-error rate test (BERT) พร้อมตัวสร้างรูปแบบและตัวตรวจสอบแบบ pseudo-random binary sequence (PRBS)
  • ประกอบด้วยอินเตอร์เฟซ Channel manager เพื่อตรวจสอบและติดตามสถานะในขณะที่ทดสอบหลายแชนเนลพร้อมกัน
  • เรียกใช้การทดสอบการเชื่อมต่อระหว่างอุปกรณ์หลายตัวในบอร์ดเดียวหรือมากกว่า
  • กําหนดความกว้างและความสูงของตาสัญญาณด้วย Eye Viewer (มีในอุปกรณ์ที่เลือก)
  • ให้การเข้าถึงคุณสมบัติฮาร์ดแวร์การตรวจสอบความถูกต้องของสัญญาณ รวมถึง AEQ และ DFE
  • นําเสนอคุณสมบัติ AutoSweep พร้อมความสามารถในการปรับระดับปริมาณการใช้งานใหม่ที่ช่วยให้สามารถทดสอบการผสมผสานการตั้งค่าอะนาล็อกแบบแนบปานกลางทางกายภาพ (PMA) เข้าด้วยกันอย่างรวดเร็วเพื่อค้นหาชุดอุปกรณ์ที่เหมาะสมที่สุดสําหรับการเชื่อมต่อตัวรับส่งสัญญาณเฉพาะ
  • ผสานรวม Eye Viewer เข้ากับการควบคุมการตั้งค่า PMA แบบแมนนวลและการจัดการพล็อตการทดสอบพร้อมการสนับสนุนแบบบันทึกและโหลด ซึ่งช่วยให้คุณสามารถเปรียบเทียบผลลัพธ์ความสมบูรณ์ของสัญญาณได้อย่างง่ายดาย
  • นําเสนอโหมด "AutoSweep & Eye Viewer" ที่ช่วยให้สามารถกวาดการตั้งค่า PMA โดยอัตโนมัติขณะจับภาพข้อมูล Eye Viewer
  • รองรับโหมดการปรับใช้งานที่กระตุ้นการทํางาน DFE สําหรับ FPGAs Stratix® V และโหมด DFE ที่เรียกใช้และต่อเนื่องสําหรับ Intel® Stratix® 10 FPGAs

ตารางที่ 1 การสนับสนุนอุปกรณ์ชุดเครื่องมือตัวรับส่งสัญญาณ

ตระกูลอุปกรณ์

Cyclone® V

Intel® Cyclone® 10

Arria® II GX

Arria® V GX/GT

Arria® V GZ

Intel® Arria® 10 GX/SX/GT

Stratix® IV GX/GT

Stratix® V GX

Stratix® V GT

Intel® Stratix® 10 GX/SX/MX/TX

® ซีรี่ส์ Intel Agilex 7 FPGA I

การเข้าถึงแบบเรียลไทม์

✓

✓

✓

✓

✓

✓

✓

✓

✓

✓

✓

ฟังก์ชัน BERT ในตัว

✓

✓

✓

✓

✓

✓

✓

✓

✓

✓

✓

การทดสอบมัลติแชนเนล

✓

✓

✓

✓

✓

✓

✓

✓

✓

✓

✓

การทดสอบการเชื่อมต่ออุปกรณ์หลายเครื่อง

✓

✓

✓

✓

✓

✓

✓

✓

✓

✓

✓

Eye Viewer- รองรับความกว้างของสัญญาณตา

-

-

-

-

✓

-

✓

✓

✓

✓

✓

Eye Viewer - รองรับความสูงของสัญญาณตา

-

-

-

-

✓

-

-

✓

✓

✓

✓

AEQ

-

✓

-

-

✓

✓

-

✓

-

✓

✓

DFE

-

-

-

-

✓

✓

✓

✓

-

✓

✓
ดูทั้งหมด แสดงน้อยลง

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้