Intel® Stratix® 10 FPGA & SoC FPGA

Intel® Stratix® 10 FPGA และ SoC มอบข้อได้เปรียบด้านนวัตกรรมในด้านประสิทธิภาพ ประสิทธิภาพการใช้พลังงาน ความหนาแน่น และการรวมระบบ นำเสนอสถาปัตยกรรม Intel® Hyperflex™ FPGA ที่ปฏิวัติวงการและสร้างขึ้นโดยผสมผสานเทคโนโลยี Embedded Multi-Die Interconnect Bridge (EMIB) ที่ได้รับสิทธิบัตรของ Intel, Advanced Interface Bus (AIB) และกลุ่มผลิตภัณฑ์ชิปเล็ตที่กำลังเติบโต อุปกรณ์ Intel® Stratix® 10 ให้ได้ถึง 2X ประสิทธิภาพเพิ่มขึ้นจาก FPGA รุ่นก่อนและประสิทธิภาพสูง1

ดูเพิ่มเติม: Intel® Stratix® 10 FPGAs ซอฟต์แวร์การออกแบบ, ร้านการออกแบบ, ดาวน์โหลด, ชุมชน และการสนับสนุน

Intel® Stratix® 10 FPGA & SoC FPGA

Intel® Stratix® 10 GX FPGA

Designed to meet the high-performance demands of high-throughput systems.

Intel® Stratix® 10 SX SoC FPGA

นำเสนอระบบฮาร์ดโปรเซสเซอร์พร้อมโปรเซสเซอร์ ARM* Cortex-A53 ควอดคอร์ 64 บิต

Intel® Stratix® 10 TX FPGA

มอบความสามารถของตัวรับส่งสัญญาณที่ล้ำหน้าที่สุดในอุตสาหกรรมโดยการรวมไทล์ตัวรับส่งสัญญาณ H และ E

Intel® Stratix® 10 MX FPGA

การเร่งความเร็วมัลติฟังก์ชันสำหรับระบบคอมพิวเตอร์ประสิทธิภาพสูง (HPC)

Intel® Stratix® 10 DX FPGA

รองรับ Intel® Ultra Path Interconnect สำหรับการเชื่อมต่อโดยตรงไปยังโปรเซสเซอร์ Intel® Xeon® Scalable ที่เลือกในอนาคต

เอฟพีจีเอ Intel® Stratix® 10 NX

Designed to meet the high-performance demands of high-throughput systems.

แสดงเพิ่มขึ้น แสดงน้อยลง

ประโยชน์และคุณสมบัติ Stratix® 10 FPGA

อุปกรณ์ Intel® Stratix® 10 FPGA จัดการกับความท้าทายด้านการออกแบบในระบบอนาคตที่มีประสิทธิภาพสูงในการสื่อสารแบบมีสายและไร้สาย การประมวลผล การจัดเก็บข้อมูล การทหาร การออกอากาศ การแพทย์ และการทดสอบและการวัดผล

ดูคุณสมบัติทั้งหมด

ประสิทธิภาพคอร์สูงสุด 2 เท่า1

สถาปัตยกรรม Intel® Hyperflex™ FPGA ที่ล้ำสมัยให้ประสิทธิภาพหลักมากกว่าถึง 2 เท่า1ด้วยตระกูล Intel® Stratix® 10 คุณสามารถสกัดประสิทธิภาพระดับสูงด้วยประสิทธิภาพ DSP จุดทศนิยมความแม่นยำเดียวสูงสุด 8.6 TFLOPS และอินเทอร์เฟซสูงสุด 100 GbE ยี่สิบรายการ

แบนด์วิดท์ของตัวรับส่งสัญญาณสูงสุด 7 เท่าเทียบกับ FPGA รุ่นก่อนหน้า1

Bandwidth Barrier ที่ก้าวล้ำด้วยตัวรับส่งสัญญาณสูงสุด 144 ตัวในอุปกรณ์เครื่องเดียว ด้วยอัตราข้อมูลสูงสุด 57.8 Gbps PAM-4 และ 28.9 Gbps NRZ แบนด์วิดธ์หน่วยความจำ DDR4 สูงสุด 287.5 Gbps แบนด์วิดธ์หน่วยความจำ HBM2 สูงสุด 512 Gbps IP แข็งและอ่อน PCI Express รองรับ Gen4 x16 ที่ 16 GT/s ต่อเลน IP ฮาร์ด Intel® Ultra Path Interconnect (Intel® UPI) ที่มีมากถึง 20 เลนที่ 11.2GT/s สำหรับการเชื่อมต่อแคชที่สอดคล้องกันโดยตรงกับโปรเซสเซอร์ Intel® Xeon® Scalable ที่เลือกสำหรับอนาคต

หน่วยความจำ HBM2 สูงสุด 16 GB ในแพ็คเกจ

บรรลุการบูรณาการระบบที่สูงขึ้นด้วยอุปกรณ์ FPGA แบบโมโนลิธิคที่ใหญ่ที่สุดที่มี 2.8 ล้าน LE และโซลูชัน 3D SiP ที่ต่างกัน รวมถึงตัวรับส่งสัญญาณและส่วนประกอบขั้นสูงอื่นๆ เช่น HBM2 การสนับสนุนระบบอื่นๆ รวมถึงหน่วยความจำภายนอกมาตรฐานและผลิตภัณฑ์หน่วยความจำ Intel® Optane™ Intel® Stratix® 10 SoC มาพร้อมกับ ARM* Cortex-A53 แบบ Quad Core 64 บิต สูงสุด 1.35 GHz พร้อมอุปกรณ์ต่อพ่วงที่ชุบแข็งและอินเทอร์เฟซแบนด์วิดธ์สูงโดยตรงกับ FPGA Fabric ที่ 30 Gbps

สูงสุด 143 INT8 TOPS หรือ 286 INT4 TOPS2 สำหรับแอพพลิเคชั่น AI ปริมาณงานสูง

Intel® Stratix® 10 NX FPGA ฝังบล็อกที่ปรับให้เหมาะกับ AI ประเภทใหม่ที่เรียกว่า AI Tensor Block AI Tensor Block ได้รับการปรับแต่งสำหรับการคูณเมทริกซ์-เมทริกซ์ทั่วไปหรือการคูณเวกเตอร์-เมทริกซ์ที่ใช้ในการคำนวณ AI ด้วยความสามารถที่ออกแบบมาเพื่อทำงานอย่างมีประสิทธิภาพสำหรับขนาดเมทริกซ์ทั้งเล็กและใหญ่ AI Tensor Block ตัวเดียวบรรลุ 143 INT8 TOPS หรือ 286 INT4 TOPS2

แสดงเพิ่มขึ้น แสดงน้อยลง

สถาปัตยกรรม Intel® Hyperflex™ FPGA

เพื่อจัดการกับความท้าทายที่นำเสนอโดยระบบยุคหน้า Intel® Stratix® 10 FPGA และ SoC ได้นำเสนอสถาปัตยกรรม Intel® Hyperflex™ FPGA ใหม่ ซึ่งให้ประสิทธิภาพความถี่สัญญาณนาฬิกา 2 เท่าและพลังงานที่ต่ำกว่าสูงสุดถึง 70% เมื่อเทียบกับ FPGA ไฮเอนด์รุ่นก่อนหน้า1

การผสานรวม 3D ที่แตกต่างกัน

Intel® Stratix® 10 FPGA และ SoC ใช้ประโยชน์จากเทคโนโลยี 3D System-in-Package (SiP) ที่ต่างกันเพื่อรวมแฟบริคหลัก FPGA แบบโมโนลิธิคกับไทล์ตัวรับส่งสัญญาณ 3D SiP และส่วนประกอบขั้นสูงอื่นๆ ในแพ็คเกจเดียว

เครื่องรับส่งสัญญาณ

Intel® Stratix® 10 FPGA และ SoC นำเสนอเทคโนโลยีตัวรับส่งสัญญาณยุคใหม่ด้วยการแนะนำตัวรับส่งสัญญาณ 3D System-in-Package (SiP) ที่ต่างกันที่เป็นนวัตกรรมใหม่

อินเตอร์เฟซหน่วยความจำภายนอก

อุปกรณ์ Intel® Stratix® 10 ให้การสนับสนุนอินเทอร์เฟซหน่วยความจำ ซึ่งรวมถึงซีเรียล อินเทอร์เฟซแบบขนาน และหน่วยความจำถาวร Intel® Optane™ DC ที่เลือก

AI Tensor Block

Intel® Stratix® 10 NX FPGA ฝังบล็อกที่ปรับให้เหมาะกับ AI ประเภทใหม่ที่เรียกว่า AI Tensor Block AI Tensor Block ได้รับการปรับแต่งสำหรับการคูณเมทริกซ์-เมทริกซ์ทั่วไปหรือการคูณเวกเตอร์-เมทริกซ์ที่ใช้ในการคำนวณ AI ด้วยความสามารถที่ออกแบบมาเพื่อทำงานอย่างมีประสิทธิภาพสำหรับขนาดเมทริกซ์ทั้งเล็กและใหญ่ AI Tensor Block ตัวเดียวให้อัตราการส่งข้อมูล INT8 มากกว่า2ถึง 15 เท่า เมื่อเทียบกับ Intel® Stratix® 10 FPGA DSP Block มาตรฐาน

DSP

ด้วยอุปกรณ์ Intel® Stratix® 10 การออกแบบการประมวลผลสัญญาณดิจิทัล (DSP) สามารถบรรลุการดำเนินการจุดทศนิยมได้ถึง 8.6 Tera ต่อวินาที (TFLOPS) ของการทำงานจุดลอยตัวแบบแม่นยำเดียวของ IEEE 754

เชื่อมต่อกับ CPU, ASIC และ ASSP

อุปกรณ์ Intel® Stratix® 10 DX เร่งความเร็วแอพพลิเคชั่นที่ใช้ในตลาดศูนย์ข้อมูล เครือข่าย การประมวลผลแบบคลาวด์ และการทดสอบและการวัดผ่านบล็อกทรัพย์สินทางปัญญาแบบแข็งและแบบอ่อนซึ่งสนับสนุนทั้งอินเทอร์เฟซ UPI และ PCIe* Gen4

ระบบฮาร์ดโปรเซสเซอร์

Intel® Stratix® 10 SoC สร้างขึ้นบนความเป็นผู้นำของ Intel ในด้าน SoC รวมถึงระบบฮาร์ดโปรเซสเซอร์แห่งอนาคต (HPS) เพื่อมอบประสิทธิภาพสูงสุดของอุตสาหกรรมและ SoC ที่ประหยัดพลังงานมากที่สุด

แสดงเพิ่มขึ้น แสดงน้อยลง

ประโยชน์ของ Stratix® 10 SX SoC FPGA

บรรลุการบูรณาการระบบในระดับสูง

ntel® Stratix® 10 SoCs เสริมพลัง USR ในระบบนิเวศ ARM* สถาปัตยกรรม 64 บิตแห่งอนาคต (ARMv8) ของ ARM ช่วยให้เปิดใช้งานการจำลองเสมือนของฮาร์ดแวร์ ความสามารถในการจัดการระบบและการตรวจสอบ และการเร่งการประมวลผลล่วงหน้า โปรเซสเซอร์ ARM* Cortex-A53* รองรับโหมดการทำงานแบบ 32 บิตและแพ็คเกจสนับสนุนบอร์ดสำหรับระบบปฏิบัติการยอดนิยม รวมถึง Linux*, VxWorks* ของ Wind River*, uC/OS-II* ของ Micrium และ uC/OS-III* ของ Micron และอื่นๆ

บรรลุผลงานออกแบบระดับสูงด้วย FPGA และซอฟต์แวร์ออกแบบ SoC ที่ปรับให้เหมาะสม

เอ็นจิ้นใหม่ที่ปรับให้เหมาะสมสำหรับการออกแบบ FPGA ที่มีองค์ประกอบหลายล้านองค์ประกอบ (LE) ช่วยลดการออกแบบซ้ำได้อย่างมาก แพลตฟอร์ม Intel® Stratix® 10 SoC Virtual เพื่อให้เกิดการพัฒนาซอฟต์แวร์และการตรวจสอบเบื้องต้น และรายการการออกแบบที่ใช้ C โดยใช้ Intel® FPGA SDK สำหรับ OpenCL™ นำเสนอสภาพแวดล้อมการออกแบบที่ง่ายต่อการใช้งานบน SoC FPGA การดีบักที่แตกต่างกัน การทำโปรไฟล์ และการแสดงภาพชิปทั้งหมดด้วย Intel® FPGA SoC FPGA Embedded Development Suite (EDS) ที่มี ARM* Development Studio 5* (DS-5*) Intel® SoC FPGA Edition Toolkit

บล็อกไดอะแกรม Intel® Stratix® 10 SoC

HPS: ระบบฮาร์ดโปรเซสเซอร์ ARM* Cortex*-A53 แบบ Quad Core
SDM: โปรแกรมจัดการอุปกรณ์ที่ปลอดภัย
EMIB: Embedded Multi-Die Interconnect Bridge.

คุณสมบัติ

คำอธิบาย

โปรเซสเซอร์

คลัสเตอร์โปรเซสเซอร์ ARM* Cortex*–A53 MPCore* แบบควอดคอร์ สูงสุด 1.5 GHz

โปรเซสเซอร์ร่วม

ความแม่นยำเดี่ยวและสองเท่า Vector Float-Point Unit (VFPU), ARM* Neon* เอ็นจิ้นการประมวลผลสื่อสำหรับโปรเซสเซอร์แต่ละตัว

แคชระดับ 1

แคชคำสั่ง L1 32 KB พร้อมพาริตี้, แคชข้อมูล L1 32 KB พร้อมรหัสแก้ไขข้อผิดพลาด (ECC)

แคชระดับ 2

1 MB KB แชร์แคช L2 พร้อม ECC

หน่วยความจำบนชิป

RAM ออนชิป 256 KB

หน่วยจัดการหน่วยความจำระบบ

System Memory Management Unit ช่วยให้โมเดลหน่วยความจำแบบรวมเป็นหนึ่งและขยายฮาร์ดแวร์เวอร์ชวลไลเซชั่นไปยังอุปกรณ์ต่อพ่วงที่ใช้ในแฟบริก FPGA

หน่วยเชื่อมโยงแคช

ให้ความสอดคล้องทางเดียว (I/O) ที่ช่วยให้ CCU ต้นแบบสามารถดูหน่วยความจำที่สอดคล้องกันของซีพียู ARM* Cortex*–A53 MPCore*

ตัวควบคุมการเข้าถึงหน่วยความจำโดยตรง (DMA)

การเข้าถึงหน่วยความจำโดยตรง 8 ช่อง (DMA)

Ethernet Media Access Controller (EMAC)

3X 10/100/1000 EMAC พร้อม DMA ในตัว

USB On-The-Go Controller (OTG)

2X USB OTG พร้อม DMA ในตัว

ตัวควบคุม UART

2X UART 16550 ที่เข้ากันได้

ตัวควบคุม Serial Peripheral Interface (SPI)

4X SPI

คอนโทรลเลอร์ I2C

5X I2C

ตัวควบคุม SD/SDIO/MMC

1X eMMC 4.5 พร้อมรองรับ DMA และ CE-ATA

ตัวควบคุมแฟลช NAND

1X ONFI 1.0 หรือรองรับ 8 และ 16 บิต ถัดไป

I/O อเนกประสงค์ (GPIO)

GPIO ที่ตั้งโปรแกรมซอฟต์แวร์ได้สูงสุด 48 รายการ
ตัวจับเวลา 4X ตัวจับเวลาอเนกประสงค์, 4X ตัวจับเวลา Watchdog
ตัวจัดการระบบ ประกอบด้วยการควบคุมที่แมปหน่วยความจำและรีจิสเตอร์สถานะและลอจิกเพื่อควบคุมฟังก์ชันระดับระบบและโมดูล HPS อื่นๆ
รีเซ็ตตัวจัดการ รีเซ็ตสัญญาณตามคำขอรีเซ็ตจากแหล่งที่มาในแฟบริก HPS และ FPGA และการเขียนซอฟต์แวร์ไปยังรีจิสเตอร์ควบคุมการรีเซ็ตโมดูล
ตัวจัดการคล็อก ให้การควบคุมนาฬิกาที่ตั้งโปรแกรมซอฟต์แวร์ได้เพื่อกำหนดค่านาฬิกาทั้งหมดที่สร้างใน HPS
ดูทั้งหมด แสดงน้อยลง

แอพพลิเคชั่น

ดูแอพพลิเคชั่นทั้งหมด

การสร้างต้นแบบ ASIC

ผลผลิตที่สูงขึ้นโดยลดความซับซ้อนในการแบ่งการออกแบบโดยใช้แฟบริก FPGA แบบโมโนลิธิค

ความปลอดภัยทางไซเบอร์

fMAX มากกว่า 900 MHz ช่วยให้ ตรวจสอบโปรโตคอลที่รองรับทั้งหมดในอัตราไลน์

การเร่งความเร็วของศูนย์ข้อมูล

UPI สำหรับการเชื่อมต่อโดยตรงไปยังโปรเซสเซอร์ Intel® Xeon® Scalable และ PCIe Gen4 x16 ที่เลือกได้ในอนาคต พร้อมด้วยสถาปัตยกรรม Intel® Hyperflex™ FPGA, เอ็นจิ้น DSP ที่กำหนดค่าได้ และ AI Tensor Block เพื่อเปิดใช้งานความก้าวหน้าในการประมวลผลข้อมูล

Wireline

fMAX มากกว่า 700 MHz โดยใช้สถาปัตยกรรม Intel® Hyperflex™ FPGA ที่เปิดใช้งานอีเธอร์เน็ต 400G

เรดาร์

มากถึง 8.6 TFLOPS ของประสิทธิภาพจุดลอยที่มีความแม่นยำเพียงจุดเดียวที่สอดคล้องกับ IEEE 754 มอบประสิทธิภาพระดับ GPU ที่ใช้พลังงานเพียงเสี้ยวเดียว

OTN/การเชื่อมต่อระหว่างศูนย์ข้อมูล

การรวมระบบ 3D System-in-Package (SiP) ที่ต่างกันของไทล์ตัวรับส่งสัญญาณช่วยให้รองรับแบ็คเพลน 30G พร้อมพาธไปยัง 57.8 Gbps และ 28.9 Gbps

แสดงเพิ่มขึ้น แสดงน้อยลง

วิดีโอสาธิตอุปกรณ์ Intel® Stratix® 10

ข้อมูลเบื้องต้นเกี่ยวกับเอฟพีจีเอ Intel® Stratix® 10 DX

ขอแนะนำเอฟพีจีเอ Intel® Stratix® 10 DX สำหรับแบนด์วิดท์สูงและความต้องการของศูนย์ข้อมูลที่พัฒนาขึ้น เป็น FPGA ตัวแรกที่สนับสนุน Intel® Ultra Path Interconnect (Intel® UPI), PCIe* Gen4 x16 และเลือก DIMM หน่วยความจำถาวร Intel® Optane™ DC

สาธิตคุณสมบัติ Intel® Stratix® 10 DX: Intel® Ultra Path Interconnect (Intel® UPI), PCIe* Gen4 x16, หน่วยความจำถาวร Intel® Optane™ DC

ร่วมกับวิศวกรของ Intel ในห้องปฏิบัติการเพื่อเรียนรู้เพิ่มเติมเกี่ยวกับคุณสมบัติใหม่หลักสามประการใน Intel® Stratix® 10 DX FPGA: Intel® Ultra Path Interconnect (Intel® UPI), PCIe Gen4 x16 และ Intel® Optane™ DC DIMM หน่วยความจำถาวร

ตัวรับส่งสัญญาณ 58G PAM-4

แอพพลิเคชั่นที่ต้องการอัตราส่งผ่าน I/O จำนวนมาก เช่น ระบบ Muxponder และ Transponder, Optical Switches และเครือข่าย 5G ต้องการประสิทธิภาพของตัวรับส่งสัญญาณ I/O 58G PAM-4 ซึ่งมีให้ใน Intel® Stratix® 10 TX FPGA

PCIe* Gen3 DMA ถึง DDR4 SDRA

อุปกรณ์ Intel® Stratix® 10 ซึ่งรวมถึง PCIe* และตัวควบคุมหน่วยความจำฮาร์ด IP บล็อก เมื่อรวมกับ Avalon® Memory Mapped และฟังก์ชันการเข้าถึงหน่วยความจำโดยตรง จะสร้างการออกแบบอ้างอิงประสิทธิภาพสูง

ตัวรับส่งสัญญาณ 28G

ในวิดีโอนี้ เราจะพิจารณาสถาปัตยกรรมตัวรับส่งสัญญาณที่เป็นเอกลักษณ์ของ Intel® Stratix® 10 FPGA ดูตัวรับส่งสัญญาณ H-Tile ที่เชื่อมต่อผ่านเทคโนโลยี EMIB ของ Intel และทำงานที่ประสิทธิภาพแบ็คเพลน 28 Gbps

สถาปัตยกรรม Intel® Hyperflex™ FPGA

สถาปัตยกรรม Intel® Hyperflex™ FPGA ในอุปกรณ์ Intel® Stratix® 10 ให้ประสิทธิภาพ fMAX 2 เท่า วิดีโอนี้แสดงการเปรียบเทียบระหว่างการออกแบบดั้งเดิมและการออกแบบ Hyper-Optimized แบบเคียงข้างกัน

PCIe* Gen3 DMA ถึง DDR4 SDRAM

อุปกรณ์ Intel® Stratix® 10 ซึ่งรวมถึง PCI Express* (PCIe*) และบล็อกทรัพย์สินทางปัญญา (IP) ของตัวควบคุมหน่วยความจำ รวมกับอินเทอร์เฟซที่แมปหน่วยความจำของ Avalon® และฟังก์ชันการเข้าถึงหน่วยความจำโดยตรง (DMA) เพื่อสร้างการออกแบบข้อมูลอ้างอิงที่มีประสิทธิภาพสูง

แสดงเพิ่มขึ้น แสดงน้อยลง

แหล่งข้อมูลเพิ่มเติม

สำรวจเนื้อหาเพิ่มเติมที่เกี่ยวข้องกับอุปกรณ์เอฟพีจีเอ Intel® เช่น บอร์ดการพัฒนา ทรัพย์สินทางปัญญา การสนับสนุนและอื่นๆ

Support Resources

Resource center for training, documentation, downloads, tools and support options.

Development Boards

Intel® FPGA and its partners offer a large selection of development boards and hardware tools to accelerate the FPGA design process.

Intellectual Property

The Intel® FPGA IP portfolio covers a wide variety of applications with a combination of soft and hardened IP cores along with reference designs.

Design Tools

Explore our suite of software and development tools to assist hardware engineers and software developers when creating an FPGA design.

Contact Sales

Get in touch with sales for your Intel® FPGA product design and acceleration needs.

Ordering Codes

Decipher Intel® FPGA part numbers, including the significance of certain prefixes and package codes.

Where to Buy

Contact an Intel® Authorized Distributor today.

เปรียบเทียบผลิตภัณฑ์
เปรียบเทียบระบบ

ข้อมูลผลิตภัณฑ์และประสิทธิภาพ

1

Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.thailand.intel.com/benchmarks.

2

อ้างอิงข้อมูลประมาณการภายในของ Intel
ประสิทธิภาพการวัดการทดสอบของส่วนประกอบของการทดสอบบางอย่างในบางระบบ ความแตกต่างในฮาร์ดแวร์ ซอฟต์แวร์ หรือการปรับตั้งค่าอาจมีผลกระทบต่อประสิทธิภาพที่แท้จริง ให้อ้างถึงแหล่งข้อมูลอื่น ๆ เพื่อประเมินประสิทธิภาพขณะที่คุณเลือกซื้อ สำหรับข้อมูลเพิ่มเติมเกี่ยวกับผลลัพธ์ประสิทธิภาพและการวัดประสิทธิภาพ โปรดดูที่ www.thailand.intel.com/benchmarks
เทคโนโลยีต่างๆ ของ Intel® อาจต้องการฮาร์ดแวร์ ซอฟต์แวร์ หรือการเปิดใช้บริการที่รองรับ
ไม่มีผลิตภัณฑ์หรือส่วนประกอบใดที่จะปลอดภัยอย่างสมบูรณ์แบบ
มีการประเมินหรือจำลองผลลัพธ์แล้ว ค่าใช้จ่ายและผลลัพธ์ของคุณอาจแตกต่างกันไป
© Intel Corporation Intel, โลโก้ Intel และเครื่องหมาย Intel อื่น ๆ เป็นเครื่องหมายการค้าของบริษัท Intel Corporation หรือบริษัทในเครือ ชื่อและยี่ห้ออื่น ๆ อาจเป็นทรัพย์สินของผู้อื่น