การออกแบบระบบไร้สายเอฟพีจีเอ
การสร้างการออกแบบระบบไร้สาย
Intel และพันธมิตรส่งมอบเครื่องมือต่างๆ มากมายเพื่อช่วยคุณแก้ไขปัญหาความท้าทายทั่วไปในการออกแบบระบบไร้สาย และลดรอบระยะเวลาการออกแบบลงได้อย่างมาก หากเรียนรู้เพิ่มเติม เรียกดูเครื่องมือการออกแบบระดับสูง (HLD) ชุดพัฒนาเอฟพีจีเอ การ์ดลูก ตัวอย่างการออกแบบ และคอร์ทรัพย์สินทางปัญญา (IP) ของเรา
IP Core
Intel และพาร์ทเนอร์ทรัพย์สินทางปัญญา (IP) ของบุคคลที่สามส่งมอบคอร์ IP แบบประกอบเสร็จพร้อมขายมากมายที่ได้รับการเพิ่มประสิทธิภาพมาสำหรับ Intel® เอฟพีจีเอ
ตารางด้านล่างแสดงรายการโซลูชัน IP ที่ได้รับใบอนุญาต และไม่มีใบอนุญาตสำหรับตลาดปลายทางนี้ คลิกบนชื่อผลิตภัณฑ์แต่ละรายการเพื่อดูข้อมูลจำเพาะ และข้อมูลการประเมินผล โปรดทราบว่า IP ที่ได้รับใบอนุญาต และไม่มีใบอนุญาตมาพร้อมกับซอฟต์แวร์ Intel® Quartus® Prime หากต้องการเรียนรู้เกี่ยวกับ IP เพิ่มเติมจาก Intel และพาร์ทเนอร์ ให้เข้าไปที่หน้าทรัพย์สินทางปัญญา และตัวอย่างการออกแบบ
คอร์ IP เอฟพีจีเอ Intel®
IP เอฟพีจีเอ Intel 1/10 Gbps Ethernet
IP เอฟพีจีเอ Intel 10 Gbps Ethernet MAC
IP เอฟพีจีเอ Intel คอมไพเลอร์ II/FIR คอมไพเลอร์ FIR
IP เอฟพีจีเอ Intel Reed Solomon ความเร็วสูง
IP เอฟพีจีเอ Intel Bose, Chaudhuri และ Hocquenghem (BCH)
IP เอฟพีจีเอ Intel การตรวจเช็คพาริตีความหนาแน่นต่ำ (LDPC)
ตัวอย่างการออกแบบ
Intel และพาร์ทเนอร์ได้พัฒนาและส่งมอบตัวอย่างที่ให้โซลูชันที่มีประสิทธิภาพสำหรับปัญหาการออกแบบระบบทั่วไป
ตารางด้านล่างจะระบุตัวอย่างการออกแบบที่มีอยู่สำหรับตลาดปลายทาง คลิกบนชื่อผลิตภัณฑ์แต่ละรายการเพื่อดูข้อมูลจำเพาะ และข้อมูลการประเมินผล หากต้องการเรียนรู้ตัวอย่างการออกแบบเพิ่มเติมจาก Intel และพาร์ทเนอร์ ให้ไปที่หน้าตัวอย่างการออกแบบ
ตัวอย่างการออกแบบ
ตัวอย่างการออกแบบ 10 Gbps Ethernet
ตัวอย่างการออกแบบ และหมายเหตุแอปพลิเคชัน PCI Express*
ตัวอย่างการออกแบบ QR Matrix Decomposition
การปรับใช้การมอดูเลตและการดิมอดูเลต OFDM
ตัวอย่างการออกแบบต่อไปนี้สามารถพบได้ใน DSP Builder สำหรับเอฟพีจีเอ Intel Advanced (DSPBA) เวอร์ชันล่าสุด
การลดเครซแฟคเตอร์ (CFR)
Blind CFR1
ตัวรับส่งสัญญาณ E-Band ที่มีรุ่นช่องสัญญาณที่สังเคราะห์ได้
อัพคอนเวอร์เตอร์ดิจิตอล/ดาวน์คอนเวอร์เตอร์ดิจิตอล (DUC/DDC)1
ตัวรับส่งสัญญาณ LTE
1จะพร้อมใช้งานใน DSPBA เวอร์ชัน 16.0
DP Builder อื่นๆ สำหรับตัวอย่าง หรือข้อมูลอ้างอิงของเอฟพีจีเอ Intel
DSP Builder สำหรับเอฟพีจีเอ Intel
ตัวกรอง CIC Interpolation ที่รองรับข้อมูลหลายช่องสัญญาณ
ตัวอย่างการออกแบบ Coefficients Reload สำหรับคอมไพเลอร์ FIR - Verilog
การออกแบบระบบการแปลง Digital Down
ตัวอย่างการออกแบบตัวกรอง Farrow หลายช่องสัญญาณ
ตัวอย่าง FIR ที่ได้รับการเร่งความเร็วด้วยการเข้าถึงหน่วยความจำโดยตรงในตัว
การแปลงสัญญาณ Polyphase ที่มีการสร้างนามแฝงสำหรับการแปลง Data Up
ชุดพัฒนา
ชุดการพัฒนาเอฟพีจีเอของ Intel ส่งมอบสภาพแวดล้อมการออกแบบที่สมบูรณ์แบบและมีคุณภาพสูง ซึ่งจะช่วยลดความซับซ้อนของกระบวนการออกแบบ และลดเวลาในการออกสู่ตลาด ชุดการพัฒนามาพร้อมกับซอฟต์แวร์ ตัวอย่างการออกแบบ สายเคเบิล และฮาร์ดแวร์การตั้งโปรแกรม
สำหรับข้อมูลเพิ่มเติมเกี่ยวกับ Intel และชุดอุปกรณ์พาร์ทเนอร์ ให้ไปยังหน้าชุดการพัฒนาหลัก
การ์ดลูก
ชื่อผลิตภัณฑ์ |
เทคโนโลยี |
คอนเน็กเตอร์ |
ราคา |
ผู้ให้บริการ |
---|---|---|---|---|
อินเตอร์เฟซ |
HSMC |
$140 |
||
อินเตอร์เฟซ |
HSMC |
$55 |
||
- |
HSMC |
$2,800 |
||
- |
HSMC |
$395 |
||
- |
HSMC |
$145 |