ฟิลเตอร์ Finite Impulse Response (FIR) เป็นอัลกอริธึมทั่วไปที่ใช้ในระบบประมวลผลสัญญาณดิจิทัล (DSP) ในตัวอย่างนี้ ตัวกรอง FIR ได้ถูกรวมเข้าไว้ในส่วนประกอบ SOPC Builder เดี่ยวที่ประกอบด้วยAvalon®แมปหน่วยความจํา (Avalon-MM) และโฮสต์สําหรับอ่านและเขียน โฮสต์การอ่านมีหน้าที่จัดหาตัวกรองพร้อมข้อมูลอินพุต ในขณะที่โฮสต์การเขียนมีหน้าที่เขียนการตอบสนองของตัวกรองกลับไปยังหน่วยความจํา เนื่องจากตัวกรองมีความสามารถในการโฮสต์Avalon คุณไม่จําเป็นต้องใช้เอนจินการเข้าถึงหน่วยความจําโดยตรง (DMA) แยกต่างหากเพื่อดําเนินการตัวกรองให้เสร็จสมบูรณ์
เมื่อมีการใช้งานตัวกรองในซอฟต์แวร์ จําเป็นต้องใช้รอบนาฬิกาหลายรอบเพื่อทําการคํานวณเอาต์พุตเดี่ยวให้เสร็จสิ้น เมื่อใช้FPGA การดําเนินการทั้งหมดเหล่านี้สามารถเกิดขึ้นได้พร้อมกันโดยมีเอาต์พุตสูงสุดหนึ่งเอาต์พุตที่คํานวณได้ในทุกรอบสัญญาณนาฬิกา คุณสามารถใช้อัลกอริธึมที่ซับซ้อนทางการคํานวณในฮาร์ดแวร์เพื่อ:
- เพิ่มประสิทธิภาพโดยรวมของระบบ
- ออฟโหลดโปรเซสเซอร์ Nios® IIแบบฝังเพื่อให้สามารถทํางานอื่นๆ ได้
- ลดความถี่การออกแบบโดยรวมเพื่อลดการใช้พลังงาน
ในการคอมไพล์ซอฟต์แวร์ คุณต้องมี Nios II Embedded Design Suite (EDS) ติดตั้งอยู่ คุณสามารถดาวน์โหลดได้ฟรี
แม้ว่าการออกแบบนี้จะดําเนินการกรอง คุณก็สามารถนําตัวเร่งความเร็วกลับมาใช้สําหรับการเปลี่ยนแปลงข้อมูลของคุณเองได้อีกด้วย เพียงลบบล็อคการแปลงที่มีตัวกรอง FIR และแทนที่ด้วยตรรกะแบบกําหนดเองของคุณ คุณยังสามารถนําซอฟต์แวร์ควบคุม DMA กลับมาใช้ใหม่ได้อีกด้วย สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการเปลี่ยนตัวกรอง FIR โปรดดูไฟล์ transform.v ที่มาพร้อมกับการออกแบบตัวอย่าง
ข้อมูลจําเพาะการออกแบบฮาร์ดแวร์
- บอร์ดการพัฒนาNios, Cyclone® II หรือ Stratix® II FPGA Edition
- คอร์Nios II: เปิดใช้งานการดีบักNios II/f, แคช I 4 KB, แคช D 2 KB
- SSRAM: 2 MB
- DDR SDRAM: 32 MB
- ตัวจับเวลาประทับเวลา: ความละเอียด 10 us
- JTAG UART
- ลูปแบบล็อกเฟส (PLL)
- ID ระบบ
- ตัวเร่งความเร็วฮาร์ดแวร์ FIR แบบกําหนดเองพร้อมโฮสต์ Avalon-MM
- นอกจากนี้ยังรองรับชุดพัฒนาระบบเอ็มเบ็ดเด็ด, Cyclone® III Edition (3C120) และชุดการประเมินแบบเอ็มเบ็ดเด็ดNios II, Cyclone III Edition (3C25)
ผลลัพธ์การเร่งความเร็วฮาร์ดแวร์
ในตัวอย่างนี้ (รูปภาพที่ 1) ตัวเร่งความเร็วฮาร์ดแวร์สามารถทํางานได้เร็วกว่าอัลกอริธึม FIR ที่เทียบเท่าที่รวบรวมไว้สําหรับโปรเซสเซอร์ Nios II มากกว่า 500 เท่า
การใช้ตัวอย่างการออกแบบนี้
ดาวน์โหลด ตัวอย่างการออกแบบ FIR ที่เร่งความเร็วพร้อม DMA ในตัว (ไฟล์.zip)
ดาวน์โหลด FIR ที่เร่งความเร็วด้วยตัวอย่างการออกแบบ DMA ในตัว README (ไฟล์.txt)
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®
ไฟล์ .zip ประกอบด้วยไฟล์ฮาร์ดแวร์และซอฟต์แวร์ที่จําเป็นทั้งหมดเพื่อสร้างตัวอย่างใหม่ รวมถึงไฟล์ readme.txt ไฟล์ readme.txt มีคําแนะนําสําหรับการสร้างการออกแบบใหม่