การสาธิตฮาร์ดแวร์อีเธอร์เน็ต 10 Gbps

แนะนําสําหรับ:

  • อุปกรณ์: Stratix® IV GX

  • Quartus®: v11.0

author-image

By

ภาพรวม

การออกแบบอ้างอิงการสาธิตฮาร์ดแวร์อีเธอร์เน็ต 10 Gbps ของเรามอบวิธีที่รวดเร็วในการปรับใช้การออกแบบที่ใช้อีเธอร์เน็ต 10 Gbps (10GbE) ในIntel® FPGA และสังเกตการรับส่งข้อมูลเครือข่ายสดที่ไหลผ่านส่วนต่างๆ ของระบบ การออกแบบนี้ยังช่วยให้คุณตรวจสอบการทํางานของระบบที่ใช้ 10GbE ด้วยฟังก์ชัน 10GbE Media Access Controller (MAC) และโมดูลออปติคอลแบบเสียบได้ 10GbE SFP+ มาตรฐาน หรือชุดสายเคเบิลทองแดงแบบคู่โดยตรง SFP+ 10GbE MAC ผ่านการตรวจสอบโดย UNH-IOL

การออกแบบอ้างอิงสร้างขึ้นด้วยฟังก์ชันIntel FPGA IP 10GbE MAC และ XAUI PHY ที่มีตัวรับส่งสัญญาณอนุกรม 3.125-Gigabit (Gb) สี่ตัวในIntel FPGAเพื่อใช้พอร์ต 10GbE XAUI หนึ่งพอร์ต พอร์ต XAUI ถูกแปลงเป็นการ์ดเมซซานีนความเร็วสูง XAUI คู่เป็น SFP+ (HSMC) (จาก Terasic) เป็นอีเธอร์เน็ตซีเรียล 10 Gbps ซึ่งให้อินเทอร์เฟซเครือข่ายผ่านโมดูลแบบเสียบได้ออปติคอล SFP+ หรือชุดสายเคเบิลแบบเชื่อมต่อโดยตรง SFP+

การออกแบบอ้างอิงนี้แสดงให้เห็นถึงการทํางานของฟังก์ชัน 10GbE MAC Intel FPGA IP ประสิทธิภาพความเร็วสายสูงสุดพร้อมอินเตอร์เฟซ SFP+ ต้นทุนต่ําในการกําหนดค่าฮาร์ดแวร์แบบลูปหน้าจอต่างๆ ดังที่แสดงในรูปภาพที่ 1

คุณสมบัติ

  • แสดงฟังก์ชัน 10GbE MAC และ XAUI PHY Intel FPGA IPรองรับการทํางาน 10GbE ในโหมด XAUI และโมดูลออปติคอล SFP+ หรืออินเทอร์เฟซทองแดงในราคาประหยัด สําหรับข้อมูลเพิ่มเติมเกี่ยวกับIntel FPGA IP 10GbE MAC และ XAUI PHY โปรดดู Ethernet MAC Intel FPGA IP Function Guide (PDF) ตัวรับส่งสัญญาณ PHY IP Core Guide (PDF)
  • ระบบจะวนรอบที่จุดต่างๆ ใน Datapath ที่ควบคุม ทดสอบ และตรวจสอบการทํางานของ 10GbE
    • ลูป A: ลูปเวอร์โลคัลอินเทอร์เฟซ XGMII
    • ลูป B: ลูปอินเทอร์เฟสอินเตอร์เฟซอินเตอร์เฟซ serial physical medium attachment (PMA) FPGA
    • ลูป C: ลูปเวอร์ Broadcom BCM8727 XGXS
    • ลูป D: ลูปอนุกรม Broadcom BCM8727 PMA
    • ลูป E: ลูปสายเคเบิลออปติคอล SFP+ ภายนอก
  • การทดสอบการส่งข้อมูลแบบสุ่มตามลําดับด้วยจํานวนแพ็กเก็ตที่กําหนดค่าได้ ประเภทข้อมูล Payload และขนาดเวิร์กโหลดสําหรับแต่ละการส่งข้อมูล ตัวสร้างลําดับไบนารีแบบสุ่ม (PRBS) แบบหลอมรวมจะสร้างประเภทข้อมูล Payload โดยเพิ่มขึ้นแบบคงที่หรือตามลําดับแบบสุ่ม
  • สถิติแพคเก็ตสําหรับตัวสร้างและจอภาพ PRBS, ตัวส่งสัญญาณ MAC (TX) และตัวรับสัญญาณ (RX)
  • การจําแนกประเภทของแพ็กเก็ตที่มีความยาวเฟรมต่างกันที่ส่งและได้รับโดย MAC
  • วัดปริมาณการรับส่งข้อมูลที่ได้รับโดยตัวตรวจสอบการรับส่งข้อมูล
  • อินเทอร์เฟซผู้ใช้ System Console ที่ใช้ Tcl ซึ่งช่วยให้คุณสามารถควบคุมการทดสอบแบบไดนามิก และกําหนดค่าและตรวจสอบการลงทะเบียนใดๆ ในการออกแบบอ้างอิงนี้

รูปภาพที่ 1 การสาธิตการออกแบบอ้างอิงฮาร์ดแวร์อีเธอร์เน็ตขนาด 10 Gbps ซึ่งแสดงการทดสอบและการกําหนดค่าลูปเปเปอร์

บอร์ด XAUI คู่ถึง SFP+ HSMC มีจําหน่ายจาก Terasic

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้