ค่าสัมประสิทธิ์ Verilog Reload สําหรับ FIR Compiler

author-image

โดย

ตัวอย่างการออกแบบนี้สาธิตวิธีโหลดค่าสัมประสิทธิ์ใหม่จากไฟล์เมื่อใช้ฟังก์ชัน IP MegaCore ของคอมไพเลอร์ finite Impulse Response (FIR) FIR Compiler มอบความยืดหยุ่นในการเปลี่ยนค่าสัมประสิทธิ์ในขณะใช้งาน ในขณะที่ FIR Compiler กําลังประมวลผลข้อมูลด้วยค่าสัมประสิทธิ์หนึ่งชุด แต่คุณสามารถโหลดอีกชุดใหม่ได้โดยไม่กระทบต่อการประมวลผลคอร์

เพื่อเพิ่มประสิทธิภาพของซิลิคอน ค่าสัมประสิทธิ์จะไม่ถูกจัดเก็บตามลําดับตามธรรมชาติ ตัวอย่างนี้อธิบายถึงขั้นตอนการจัดตั้งค่าสัมประสิทธิ์ใหม่โดยใช้ไฟล์ปฏิบัติการ coef_seq.exeที่คอมไพล์ไว้ล่วงหน้า ตัวกรองใช้ค่าสัมประสิทธิ์สี่ชุด: Low Pass, High Pass, Band Pass และตัวกรองการปฏิเสธแบนด์ สองตัวแรกมีพารามิเตอร์ใน IP Toolbench สองตัวหลังต้องถูกโหลดใหม่ในขณะทํางานและต้องจัดลําดับล่วงหน้า Testbench ที่ให้มาแสดงให้คุณเห็นวิธีการตั้งค่าการควบคุมเพื่อโหลดค่าสัมประสิทธิ์ใหม่เพื่อให้เป็นไปตามข้อกําหนดการกําหนดเวลา

ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:

การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®

ไฟล์ในการดาวน์โหลด zip ประกอบด้วย:

  • fir91.v - ไฟล์ห่อคอมไพเลอร์ FIR
  • coef_reload_tb.v - ไฟล์ Testbench
  • coef_reload_msim.tcl - สคริปต์ Tcl สําหรับการรันการจําลองการทํางานโดยใช้เครื่องมือ ModelSim*
  • coef_seq.exe - ไฟล์ปฏิบัติการของ Windows ที่จัดแนวสัมประสิทธิ์ใหม่

รูปภาพที่ 1 แสดงรายการพอร์ตคอมไพเลอร์ FIR

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้