ตัวกรองการแทรกแซง CIC พร้อมการสนับสนุนข้อมูลแบบหลายแชนเนล

ตัวอย่างการออกแบบตัวกรอง CIC Interpolation ที่มีการสนับสนุนข้อมูลแบบหลายแชนเนลสาธิตวิธีใช้ฟังก์ชัน CIC MegaCore เพื่อปรับใช้การแปลงอัตราตัวอย่างดิจิทัลสําหรับแหล่งข้อมูลอิสระมากมาย

ระบบประมวลผลสัญญาณดิจิทัล (DSP) มักจะจําเป็นต้องทํางานกับช่องสัญญาณคู่ขนานหลายช่อง สําหรับแอปพลิเคชันลดอัตราข้อมูลดิจิทัลหรือการแปลงข้อมูล (หากแชนเนลที่แตกต่างกันมีข้อกําหนดในการเปลี่ยนแปลงอัตราที่เท่ากัน) แทนที่จะทําซ้ําฮาร์ดแวร์เดียวกันสําหรับแต่ละช่องสัญญาณอินพุต การแชร์เวลาของส่วนฮาร์ดแวร์อัตราต่ําสามารถให้การใช้ทรัพยากรซ้ําได้อย่างมาก นี่เป็นแนวคิดของการทํางานหลายแชนเนลของฟังก์ชัน MegaCore ตัวกรอง Cascaded-Integrator-Comb (CIC)

ในตัวอย่างนี้ เรากําหนดค่า CIC Compiler ให้รองรับหลายอินเทอร์เฟซเพื่อให้เราสามารถใช้ประโยชน์จากการประหยัดทรัพยากรในโหมดอินพุต-หลายเอาต์พุตเดียว (SIMO) สําหรับการแทรกแซง แผนผังระบบโดยรวมจะแสดงอยู่ในรูปภาพที่ 1 สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการสนับสนุน CIC แบบหลายแชนเนล โปรดดูคู่มือผู้ใช้ CIC Compiler (PDF)

คุณสมบัติ

การสาธิตนี้มีคุณสมบัติดังต่อไปนี้:

• ตัวกรอง CIC ได้รับการกําหนดค่าให้มีอินเทอร์เฟซอิสระสองอินเทอร์เฟซเพื่อรองรับช่องข้อมูลอินพุตแบบขนาน ซึ่งช่วยให้ตัวกรอง CIC แบ่งปันส่วนตัวกรองหวีข้อมูลต่ําสําหรับช่องสัญญาณอินพุตทั้งหมด
• คอมไพเลอร์ Finite impulse response (FIR) ถูกกําหนดค่าให้มีการตอบสนองความถี่ Sinc แบบผกผันเพื่อชดเชย Droop ตัวกรอง CIC
• FIR Compiler ใช้สถาปัตยกรรม Multi-Cycle-variable (MCV) ซึ่งใช้ตัวคูณอีกครั้งและช่วยประหยัดทรัพยากรเพิ่มเติม สําหรับข้อมูลเพิ่มเติมเกี่ยวกับสถาปัตยกรรม MCV โปรดดูFIR Compiler User Guide (PDF)
• มีสคริปต์ MATLAB ที่ออกแบบตัวกรองการชดเชย CIC ไว้ให้สําหรับการอ้างอิงของคุณ สคริปต์ใช้วิธีการสุ่มตัวอย่างความถี่ในการออกแบบตัวกรอง FIR ที่มีการตอบสนองของความถี่ Sinc แบบผกผัน การตอบสนองของระบบโดยรวมได้รับการพล็อตให้คุณตรวจสอบข้อมูลจําเพาะของระบบที่สําคัญ เช่น การลดทอนแบนด์แบบ Pass และ Stop Band
• Avalon® Streaming Interface ใช้ในการถ่ายโอนข้อมูลแพ็กเก็ตจากแหล่งข้อมูลต่างๆ ระหว่างฟังก์ชัน MegaCore สําหรับข้อมูลเพิ่มเติมเกี่ยวกับ Avalon Streaming Interface โปรดดู ข้อมูลจําเพาะอินเทอร์เฟซการสตรีมมิ่งAvalon
• Avalon Streaming Packet Format Converter ถูกรวมเข้าไว้เพื่อแทรกแซง/ยับยั้งช่องข้อมูลหลายช่องอย่างถูกต้อง

รุ่น

อินพุตไปยังตัวอย่างการออกแบบเป็นแหล่งข้อมูลอิสระสองแหล่ง สัญญาณต้นทางหนึ่งคือคลื่นไซน์และอีกสัญญาณหนึ่งเป็นคลื่นโคไซน์ ทั้งสองมีความถี่ผู้ให้บริการที่ 2.5 MHz ส่วนหนึ่งของสัญญาณอินพุตเสียหายด้วยเสียงรบกวนเพิ่มเติมความถี่สูง แหล่งข้อมูลสร้างข้อมูลแบบต่อเนื่อง ดังนั้นสัญญาณ startofpacket และ endofpacket ของอินเทอร์เฟซการสตรีมAvalonจึงได้รับการกําหนดค่าเพื่อระบุข้อมูลการสตรีม

แหล่งข้อมูลอินพุตสร้างตัวอย่างที่ถูกต้องหนึ่งตัวอย่างที่ถูกต้องทุก 8 รอบสัญญาณนาฬิกา ซึ่งสอดคล้องกับอัตราข้อมูลที่เทียบเท่า 10 MHz และการใช้งานบัสที่ 12.5 เปอร์เซ็นต์ ตัวแปลงรูปแบบแพคเก็ตจะแทรกแซงแหล่งข้อมูลและการใช้บัสเป็นสองเท่า ตัวกรอง FIR ป้องกันตัวกรอง CIC ล่วงหน้าเพื่อจัดหาการปรับสภาพล่วงหน้าให้กับ Droop ความถี่ตัวกรอง CIC และยังทําการสุ่มตัวอย่างเพิ่มเติมด้วย 2 การใช้บัสเอาต์พุตจะกลายเป็น 50 เปอร์เซ็นต์ ตัวกรอง CIC ใช้การเปลี่ยนแปลงอัตราจํานวนมาก ในกรณีนี้ให้ตัวอย่าง 4 โดยมีการกําหนดค่าให้มีโครงสร้าง SIMO โดยที่สัญญาณอินพุตที่แทรกสลับเวลาแชร์ส่วนตัวกรองหวีในขณะที่เข้าสู่ตัวกรอง CIC อินเทอร์เฟสเอาต์พุตอิสระสองตัวถูกสร้างขึ้นเพื่อแยกข้อมูลอินพุตแบบหลายแชนเนลที่ถูกแทรกสลับ อัตราการสุ่มตัวอย่างเอาต์พุตตัวกรอง CIC คือ 80 MHz พร้อมการใช้งานบัส 100 เปอร์เซ็นต์สําหรับช่องเอาต์พุตทั้งสอง โปรดทราบว่าส่วนสํารองของอินเทอร์เฟซการสตรีมAvalonในห่วงโซ่การแปลงนี้ไม่ได้เปิดใช้งานอยู่และสามารถเพิ่มประสิทธิภาพได้จริง ซึ่งสามารถแสดงได้ว่าการออกแบบฟังก์ชั่นเดียวกันสามารถทํางานได้ที่ความเร็วที่สูงขึ้นและใช้ทรัพยากรน้อยลงเมื่อต้องควบคุมสัญญาณต้นทางที่ซับซ้อนกว่าเล็กน้อย

ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:

• ดาวน์โหลด cic-simo.zip
• ดาวน์โหลดไฟล์ README

การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®

พารามิเตอร์

ตารางที่ 1 และ 2 แสดงรายการการตั้งค่าพารามิเตอร์ที่ใช้ในตัวอย่างการแก้ไข

ลิงก์ที่เกี่ยวข้อง

สําหรับข้อมูลเพิ่มเติมเกี่ยวกับคุณสมบัติที่เกี่ยวข้องที่ใช้ในตัวอย่างการออกแบบนี้ในโครงการของคุณ ไปที่:

• DSP Builder ›