แหล่งข้อมูลการสนับสนุนการปรับแต่งประสิทธิภาพ
การปรับปรุงประสิทธิภาพการออกแบบสามารถช่วยคุณปรับปรุงประสิทธิภาพเพื่อลดการใช้ทรัพยากร การกําหนดเวลาที่ใกล้เคียง และลดเวลาในการคอมไพล์ แหล่งข้อมูลสนับสนุนสําหรับการเพิ่มประสิทธิภาพการออกแบบ การสังเคราะห์ทางกายภาพ และ Design Space Explorer (DSE)
ซอฟต์แวร์ Intel® Quartus® Prime มาพร้อมกับคุณสมบัติที่หลากหลายที่จะช่วยคุณปรับแต่งการออกแบบของคุณให้เหมาะกับพื้นที่และเวลา
- การเพิ่มประสิทธิภาพ Physical Synthesis Netlist เพื่อปรับการออกแบบให้เหมาะสมนอกเหนือจากกระบวนการคอมไพล์มาตรฐาน การสังเคราะห์ทางกายภาพช่วยปรับปรุงประสิทธิภาพการออกแบบของคุณโดยไม่คํานึงว่าเครื่องมือสังเคราะห์ที่ใช้อยู่จะเป็นอย่างไรก็ตาม
- DSE จะทําการค้นหาการตั้งค่าที่ให้ผลลัพธ์ที่ดีที่สุดในการออกแบบใดๆ ของแต่ละบุคคลโดยอัตโนมัติ DSE สํารวจพื้นที่การออกแบบของคุณ ปรับใช้เทคนิคการปรับแต่งที่หลากหลาย และวิเคราะห์ผลลัพธ์เพื่อช่วยให้คุณค้นพบการตั้งค่าที่ดีที่สุดสําหรับการออกแบบของคุณ
- ความสามารถในการเพิ่มประสิทธิภาพที่เพิ่มขึ้นในซอฟต์แวร์ Intel® Quartus® Prime Design Software Pro Edition นําเสนอวิธีการที่รวดเร็วในการบรรจบกันเพื่อการออกแบบการลงชื่อเข้าใช้
ตารางที่ 1 เอกสารการสนับสนุนการปรับแต่งประสิทธิภาพ
คําอธิบาย | บทชื่อเรื่อง | ของคู่มือผู้ใช้ |
---|---|---|
คู่มือผู้ใช้ Intel® Quartus® Prime Pro Edition | การเพิ่มประสิทธิภาพพื้นที่ | บทนี้อธิบายถึงเทคนิคการลดการใช้ทรัพยากรเมื่อออกแบบอุปกรณ์ Intel® |
การปิดและการเพิ่มประสิทธิภาพเวลา |
บทนี้อธิบายถึงเทคนิคเพื่อปรับปรุงประสิทธิภาพการกําหนดเวลาเมื่อออกแบบอุปกรณ์ Intel FPGA | |
การวิเคราะห์และการเพิ่มประสิทธิภาพแผนผังการออกแบบ |
การกําหนดเค้าโครง (การจัดวาง) ขององค์ประกอบการออกแบบของคุณให้เป็นทรัพยากรทางกายภาพบนอุปกรณ์ FPGA เป็นที่รู้จักกันในชื่อแผนผัง | |
GUI ตัววางแผนชิป | Chip Planner GUI ช่วยให้คุณเห็นภาพและปรับเปลี่ยนการใช้ทรัพยากรอุปกรณ์สําหรับการออกแบบของคุณ เมื่อคุณซูมเข้า ระดับการนามธรรมจะลดลง และแสดงรายละเอียดเพิ่มเติมเกี่ยวกับการออกแบบของคุณ | |
การเพิ่มประสิทธิภาพ Netlist และการสังเคราะห์ทางกายภาพ | ซอฟต์แวร์ Intel® Quartus® Prime นําเสนอการเพิ่มประสิทธิภาพ netlist ระหว่างการสังเคราะห์ และการเพิ่มประสิทธิภาพการสังเคราะห์ทางกายภาพระหว่างการปรับให้เหมาะสม ซึ่งสามารถปรับปรุงประสิทธิภาพการออกแบบของคุณ |
ตารางที่ 2 แหล่งข้อมูลการสนับสนุนการปรับแต่งประสิทธิภาพ
ศูนย์แหล่งข้อมูล |
คำ อธิบาย |
---|---|
การทําตามแนวทางการเขียนโค้ดที่แนะนําเป็นวิธีที่มีประสิทธิภาพในการได้ผลลัพธ์ที่มีคุณภาพดี ดูข้อมูลเพิ่มเติมได้ที่ ส่วนแนวทางการออกแบบและการเขียนโปรแกรมในศูนย์อบรมการสังเคราะห์และ Netlist Viewer |
|
คุณสามารถใช้การคอมไพล์แบบเพิ่มหน่วยเพื่อลดเวลาการคอมไพล์และรักษาผลลัพธ์ระหว่างการเพิ่มประสิทธิภาพ |
ตารางที่ 3. หลักสูตรการฝึกอบรมและการสาธิตการสนับสนุนการเพิ่มประสิทธิภาพ
ชื่อหลักสูตร |
คําอธิบายหลักสูตร |
---|---|
นักออกแบบ Intel® FPGA ระดับเริ่มต้น | แผนการเรียนรู้นี้จะแนะนําให้คุณรู้จักกับพื้นฐานของ FPGAs รวมถึงประวัติ โครงสร้าง และสถานที่ที่เหมาะกับอุตสาหกรรมอิเล็กทรอนิกส์ นอกจากนี้ยังจะให้ความรู้แก่คุณในการออกแบบ FPGA ครั้งแรกของคุณ |
เรียนรู้เกี่ยวกับงาน เลเยอร์ และมุมมองของตัววางแผนชิป และวิธีดําเนินการวิเคราะห์การออกแบบด้วยผู้วางแผนชิป ดูวิธีการดูพาธที่สําคัญและประมาณการเวลาทางกายภาพ คุณจะเห็นวิธีใช้ตัววางแผนชิปเพื่อทําการวิเคราะห์พลังงานและดูความแออัดของการกําหนดเส้นทาง นอกจากนี้คุณยังจะเรียนรู้วิธีดําเนินการ ECOs และทํางานกับการบ้านแบบแผนผัง |
|
การปิดเวลาโดยใช้ที่ปรึกษา Quartus II และ Design Space Explorer |
เรียนรู้วิธีใช้ Intel® Quartus® Prime Pro Design Space Explorer II (DSE) เป็นตัวช่วยในการคอมไพล์ระยะไกลและแบบขนาน |
เรียนรู้วิธีจัดการกับปัญหาการปิดเวลาด้วยเทคนิคการออกแบบ HDL |
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้