RapidIO Intel® FPGA IP

Intel ยกเลิกการผลิตทรัพย์สินทางปัญญา (IP) สำหรับ RapidIO I และ RapidIO II ดูข้อมูลเพิ่มเติมได้ในประกาศแจ้งการเลิกผลิตผลิตภัณฑ์ (PDN2025)

อ่านคู่มือผู้ใช้ RapidIO II IP Core ›

อ่านคู่มือผู้ใช้ RapidIO IP Core ›

RapidIO Intel® FPGA IP

Intel นำเสนอ Intel® FPGA IP Core ที่แตกต่างกันสองรายการสำหรับ RapidIO ได้แก่:

  • RapidIO II Intel FPGA IP Core เป็นไปตาม RapidIO Specification Revision 2.2
  • การแยกเลเยอร์เป็น Physical, Transport และ Logical (สถาปัตยกรรมแบบแยกส่วน)
  • IDLE2 sequence - สัญลักษณ์ควบคุมแบบยาว
  • อัตราความเร็วเลน 1.25, 2.5, 3.125, 5.0 และ 6.25 Gbaud พร้อมความกว้างการเชื่อมต่อ 1X, 2X และ 4X
  • RapidIO Intel FPGA IP Core เป็นไปตาม RapidIO Specification Revisions 1.3 / 2.1
  • การแยกเลเยอร์เป็น Physical, Transport และ Logical (สถาปัตยกรรมแบบแยกส่วน)
  • IDLE1 sequence - สัญลักษณ์ควบคุมแบบสั้น
  • อัตราความเร็วเลน 1.25, 2.5, 3.125 และ 5.0 Gbaud พร้อมความกว้างการเชื่อมต่อ 1X และ 4X

สำหรับรายละเอียดสนับสนุนของอุปกรณ์ เช่น อัตราความเร็วเลน ความกว้างการเชื่อมต่อ และเกรดความเร็ว โปรดดูคู่มือผู้ใช้ RapidIO Intel FPGA IP Core

คุณสมบัติ

อุตสาหกรรมไร้สายส่วนใหญ่จะนำเอามาตรฐาน RapidIO มาใช้เป็นมาตรฐานการเชื่อมต่อถึงกันความเร็วสูง มาตรฐาน RapidIO มักจะมีการใช้ระหว่างตัวประมวลผลสัญญาณดิจิทัลตลอดจนระหว่างตัวประมวลผลส่วนควบคุมและหน่วยความจำ นอกจากนี้ RapidIO ยังได้รับการยอมรับเพื่อนำมาใช้เป็นการเชื่อมต่อภายใน Backplane เนื่องจากมีการนำมาตรฐานที่ใช้กันอย่างแพร่หลายมาใช้สำหรับลักษณะทางไฟฟ้าของ Physical Media Attachment (PMA) เช่น XAUI หรือ CEI เพื่อให้ได้อัตราความเร็วข้อมูลสูงสุด 6.25 Gbaud Intel® FPGA ยังสามารถรองรับอัตราความเร็วข้อมูลของ RapidIO Gen3 ได้อีกด้วย

  • PHY ขึ้นอยู่กับตัวรับส่งสัญญาณแบบฝัง
  • ใช้งานง่าย
  • ตัวแก้ไขพารามิเตอร์ของทรัพย์สินทางปัญญา (IP Core) ช่วยให้ปรับแต่งพารามิเตอร์ด้วยตนเองได้ง่าย เช่น ความลึก FIFO ของอินเทอร์เฟซ, หน้าต่างการแปลงที่อยู่, Output Differential Voltage และการตั้งค่าเฉพาะล่วงหน้า
  • การกำหนดค่าที่ง่ายดายช่วยให้ลดการใช้ทรัพยากรเพื่อสร้างรูปแบบฟังก์ชัน Intel® FPGA IP Core ที่มีขนาดเล็กลง โดยขึ้นอยู่กับความต้องการด้านการนำไปใช้งาน
  • Platform Designer สำหรับการเชื่อมต่อภายในระบบ
  • โซลูชันที่แข็งแกร่ง
  • IP core สำหรับอุปกรณ์ปลายทางที่มีการทดสอบความสามารถในการทำงานร่วมกันที่ได้รับการพิสูจน์แล้วกับผู้จำหน่ายตัวประมวลผลสัญญาณดิจิทัลและสวิตช์ชั้นนำ
  • เป็นไปตาม RapidIO specification, Revision 1.3 / 2.1 และ 2.2

เหมาะสำหรับโซลูชันที่พร้อมสำหรับการผสานรวมระดับระบบ คุณสามารถประหยัดเวลาการออกแบบได้หลายเดือนโดยการเลือกเลเยอร์ RapidIO ทั้งหมด ซึ่งรวมถึงคุณสมบัติต่างๆ เช่น การแปลงที่อยู่ ตลอดจนอินเทอร์เฟซ FIFO ของ Avalon Memory-Mapped (Avalon-MM) และ Avalon Streaming (Avalon-ST) อย่างง่าย

โซลูชันโปรโตคอล

หนึ่งในรูปภาพแสดงตัวอย่างของระบบที่สร้างขึ้นโดยใช้ Platform Designer ที่มีโปรเซสเซอร์ฝังตัวแบบซอฟต์ Nios® II เป็นองค์ประกอบการประมวลผล หน่วยความจำของโปรแกรมนี้สามารถรวม “Boot code” สำหรับการแจงนับระดับระบบของอุปกรณ์ปลายทางต่างๆ นอกจากนี้ โปรแกรมยังสามารถกำหนดค่ารีจิสเตอร์ที่ระบุความสามารถของอุปกรณ์ปลายทางและฟังก์ชัน Intel FPGA IP Core ได้อีกด้วย

เมตริกคุณภาพ IP

เบื้องต้น

ปีที่ IP เปิดตัวครั้งแรก

2009

รองรับซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชันล่าสุด

18.1

สถานะ

การผลิต

สินค้าส่งมอบ

สินค้าที่ส่งมอบให้ลูกค้ามีดังต่อไปนี้:

    ไฟล์การออกแบบ (ซอร์สโค้ดที่เข้ารหัส หรือไฟล์ Netlist หลังการสังเคราะห์)

    โมเดลการจำลองสำหรับ ModelSim*- Intel® FPGA Edition

    ข้อจำกัดด้านเวลา และ/หรือเลย์เอาท์

    Testbench หรือตัวอย่างการออกแบบ

    เอกสารที่มีการควบคุมการแก้ไข

    ไฟล์ Readme



    มี

    มี

    มี

    มี

    มี

    ไม่มี

สินค้าส่งมอบเพิ่มเติมใดๆ ของลูกค้าที่มาพร้อมกับ IP

ไม่มี

การกำหนดพารามิเตอร์ GUI อนุญาตให้ผู้ใช้กำหนดค่า IP ได้

มี

เปิดใช้งานคอร์ IP สำหรับการสนับสนุนโหมดการประเมินผล IP เอฟพีจีเอ Intel

มี

ภาษาต้นทาง

ทั้ง Verilog และ VHDL

ภาษาทดสอบการทำงาน

ทั้ง Verilog และ VHDL

มีไดรเวอร์ซอฟต์แวร์ให้

ไม่มี

การสนับสนุนไดรเวอร์ระบบปฏิบัติการ (OS)

ไม่ระบุ

การปรับใช้

อินเตอร์เฟซสำหรับผู้ใช้

Avalon®-MM, Avalon-ST

ข้อมูลเมตา IP-XACT

ไม่มี

การตรวจรับรอง

รองรับการจำลอง

ModelSim*, VCS, Riviera-PRO, NCSim

ตรวจสอบฮาร์ดแวร์แล้ว

Intel® Arria® 10, Arria V, Intel® Cyclone® 10 GX, Cyclone V, Intel® Stratix® 10, Stratix V

ดำเนินการทดสอบความสอดคล้องตามมาตรฐานอุตสาหกรรมแล้ว

ไม่มี

หากมี มีการทดสอบใดบ้าง

ไม่ระบุ

หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง

ไม่ระบุ

หากมี ระบุวันที่ที่ดำเนินการ

ไม่ระบุ

หากไม่มี นี่มีการวางแผนไว้หรือไม่

ไม่มี

ความสามารถในการใช้งานร่วมกัน

IP ได้ผ่านการทดสอบการทำงานร่วมกัน

มี

หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง

Arria V, Intel Arria 10, Intel Cyclone 10 GX, Intel Stratix 10

รายงานการทำงานร่วมกันที่มี

มี