PCIe* Multi Channel DMA IP และ AVMM Bridge IP

Multi Channel DMA for PCIe IP ช่วยให้คุณสามารถถ่ายโอนข้อมูลระหว่างโฮสต์และอุปกรณ์ได้อย่างมีประสิทธิภาพ Multi Channel DMA for PCIe IP รองรับช่องสัญญาณ DMA หลายช่องระหว่างโฮสต์และอุปกรณ์ผ่านการเชื่อมต่อ PCIe* พื้นฐาน

อ่านคู่มือผู้ใช้ Multi Channel DMA Intel® FPGA IP สำหรับ PCIe ›

อ่านคู่มือผู้ใช้ Multi Channel DMA สำหรับ PCIe Intel® FPGA IP Design Example ›

PCIe* Multi Channel DMA IP และ AVMM Bridge IP

เมตริกคุณภาพ IP

เบื้องต้น

ปีที่ IP เปิดตัวครั้งแรก

2020

สถานะ

การผลิต

สินค้าส่งมอบ

สินค้าที่ส่งมอบให้ลูกค้ามีดังต่อไปนี้:

ไฟล์การออกแบบ (ซอร์สโค้ดที่เข้ารหัส หรือ Netlist หลังการสังเคราะห์)

ข้อจำกัดด้านเวลา และ/หรือเลย์เอาท์

เอกสารที่มีการควบคุมการแก้ไข

มีทั้งหมด

สินค้าส่งมอบเพิ่มเติมใดๆ ของลูกค้าที่มาพร้อมกับ IP

Testbench และการออกแบบตัวอย่าง

การกำหนดพารามิเตอร์ GUI อนุญาตให้ผู้ใช้กำหนดค่า IP ได้

Y

เปิดใช้งานคอร์ IP สำหรับการสนับสนุนโหมดการประเมินผล IP เอฟพีจีเอ Intel

Y

ภาษาต้นทาง

Verilog

ภาษา Testbench

Verilog

มีไดรเวอร์ซอฟต์แวร์ให้

Y

รองรับระบบปฏิบัติการไดรเวอร์

Linux*

การปรับใช้

อินเตอร์เฟซสำหรับผู้ใช้

อินเทอร์เฟซการสตรีมของ Avalon, หน่วยความจำของ Avalon ที่แมปแล้ว

ข้อมูลเมตา IP-XACT

Y

การตรวจรับรอง

รองรับการจำลอง

VCS

ตรวจสอบฮาร์ดแวร์แล้ว

ชุดพัฒนา Intel Stratix 10, ชุดพัฒนา Intel Agilex P-tile

ดำเนินการทดสอบความสอดคล้องตามมาตรฐานอุตสาหกรรมแล้ว

ไม่ระบุ

หากมี มีการทดสอบใดบ้าง

ไม่ระบุ

หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง

ไม่ระบุ

หากมี ระบุวันที่ที่ดำเนินการ

ไม่ระบุ

หากไม่มี นี่มีการวางแผนไว้หรือไม่

ไม่ระบุ

ความสามารถในการใช้งานร่วมกัน

IP Core ได้ผ่านการทดสอบการทำงานร่วมกัน

ไม่ระบุ

หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง

ไม่ระบุ

มีรายงานการทำงานร่วมกัน

ไม่ระบุ