ศูนย์สนับสนุนการจัดการ I/O และบอร์ด

AN775: แนวทางการสร้างข้อมูลเวลา I/O

ข้อมูลเวลา I/O เป็นสิ่งสําคัญสําหรับการวิเคราะห์ล่วงหน้าในระหว่างขั้นตอนการออกแบบบอร์ด PCB สร้างพารามิเตอร์เวลาเพื่อช่วยคุณปรับงบประมาณเวลาของการออกแบบของคุณ โดยพิจารณาจากมาตรฐาน I/O และการวางพิน

บทนี้ของคู่มือ Intel Quartus Prime Pro Edition และ Intel Quartus Prime Standard Edition กล่าวถึง Intel FPGA โฟลว์การวางแผน I/O โดยให้รายละเอียดเกี่ยวกับวิธีและเวลาที่ใช้เครื่องมือการวางแผน I/O จํานวนมาก เช่น ผู้วางแผนพิน นี่อธิบายถึงวิธีการสร้างไฟล์ HDL ระดับสูงสุดโดยใช้โฟลว์การวางแผน I/O ต้นของเครื่องมือวางแผนพินด้วยเมก้าฟังก์ชันแบบกําหนดเอง อธิบายถึงวิธีการสําหรับการมอบหมายและการวิเคราะห์ I/O และอธิบายถึงการวิเคราะห์เวลา I/O ขั้นสูงกับโมเดลการติดตามบอร์ดใน Intel Quartus Prime Pro Edition และซอฟต์แวร์ Intel Quartus Prime Standard Edition

บทนี้ของคู่มือ Intel Quartus Prime Standard Edition อธิบายวิธีใช้ตัววิเคราะห์ SSN และเครื่องมือเพิ่มประสิทธิภาพในซอฟต์แวร์ Intel Quartus Prime Standard Edition 9.0 และใหม่กว่า โดยจะอธิบายถึงขั้นตอนของเครื่องมือและอธิบายสิ่งที่จําเป็นต้องมีเพื่อทําการวิเคราะห์ SSN ที่แม่นยําในการออกแบบ Intel FPGA ของคุณ นอกจากนี้ยังอธิบายเทคนิคและการตั้งค่าการเพิ่มประสิทธิภาพซอฟต์แวร์ SSN Intel Quartus Prime Standard Edition

การใช้ซอฟต์แวร์ Intel® Quartus® Prime Standard Edition: บทนํา

คุณจะได้เรียนรู้วิธีใช้ซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เพื่อพัฒนาการออกแบบ Intel FPGA คุณจะสร้างโครงการใหม่ดําเนินการตั้งค่าผู้ใช้และมอบหมายคอมไพล์จําลองและกําหนดค่าอุปกรณ์ของคุณเพื่อดูการออกแบบที่ทํางานในระบบ

• หลักสูตรการฝึกอบรมตามความต้องการ 80 นาที

ในการฝึกอบรมนี้ เรียนรู้เกี่ยวกับผู้วางแผนอินเตอร์เฟซ ที่แต่เดิมเรียกว่า BluePrint ซึ่งเป็นเครื่องมือที่ใช้งานง่ายในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ที่ใช้พลังของ Fitter เพื่อสร้างฟลอร์แพลนทางกฎหมายภายในไม่กี่นาที รับประกันการมอบหมายตําแหน่งแหล่งข้อมูลทางกฎหมายแบบ interface-by-interface แทนการทํา pin-by-pin ซึ่งจะช่วยให้วงจรการวางแผน I/O ของคุณสั้นลง

• หลักสูตรการฝึกอบรมตามความต้องการ 39 นาที

ดูการสาธิตอย่างรวดเร็วเกี่ยวกับเครื่องมือมอบหมาย I/O ของซอฟต์แวร์ Quartus II คุณจะได้เรียนรู้วิธีใช้คุณสมบัติผู้วางแผนอินเตอร์เฟซที่พบในซอฟต์แวร์ Intel Quartus Prime Pro Edition

• การสาธิต 4 นาที

อธิบายการสนับสนุนเครื่องมือการออกแบบ PCB ของบริษัทอื่นโดย Siemens EDA และ Cadence* และรวมถึงข้อมูลเกี่ยวกับการวิเคราะห์ความสมบูรณ์ของสัญญาณและการจําลองด้วยรุ่น HSPICE และ IBIS

ซอฟต์แวร์ Mentor Graphics* I/O Designer ช่วยให้คุณสามารถใช้ประโยชน์จากการออกแบบสัญลักษณ์ FPGA การสร้าง การแก้ไข และลําดับคําอธิบายย้อนกลับที่สนับสนุนโดยเครื่องมือ Mentor Graphics* ได้อย่างเต็มที่

บทนี้อธิบายการวางแผนและการกําหนดพิน I/O ที่มีประสิทธิภาพในอุปกรณ์เป้าหมายของคุณ พิจารณามาตรฐาน I/O กฎการจัดวางพิน และคุณลักษณะของ PCB ของคุณในช่วงต้นของการออกแบบ

เอกสารนี้มีบทช่วยสอนทีละขั้นตอนและรายการตรวจสอบแนวทางปฏิบัติที่ดีที่สุดเพื่อออกแบบและตรวจสอบเครือข่ายการจ่ายพลังงาน (PDN)

รวมข้อมูลและคําแนะนําสําหรับการออกแบบและวางบอร์ดความเร็วสูงด้วย Intel FPGAs

ให้ข้อมูลทั่วไปเกี่ยวกับการออกแบบบอร์ดความเร็วสูง

เครื่องมือเครือข่ายการกระจายพลังงาน (PDN)

เครื่องมือออกแบบเครือข่ายการกระจายพลังงาน (PDN) ที่ใช้งานง่ายเป็นเครื่องมือกราฟิกที่ใช้กับ FPGAs Intel® ทั้งหมดเพื่อเพิ่มประสิทธิภาพ PDN ระดับบอร์ด วัตถุประสงค์ของ PDN ระดับบอร์ดคือการจ่ายพลังงานและส่งคืนกระแสไฟจากโมดูลการควบคุมแรงดันไฟฟ้า (VRM) ไปยังแหล่งจ่ายไฟ FPGA และรองรับความสมบูรณ์ของสัญญาณตัวรับส่งสัญญาณและประสิทธิภาพ FPGA ที่ดีที่สุด

ด้วยความเร็วในการทํางานของอินเทอร์เฟซที่เพิ่มขึ้นเรื่อยๆ ในการออกแบบ FPGA แบบดั้งเดิม ระยะขอบของเวลาและความสมบูรณ์ของสัญญาณระหว่าง FPGA และอุปกรณ์อื่นๆ บนบอร์ดจะต้องอยู่ภายในข้อมูลจําเพาะและความทนทานก่อนที่จะสร้าง PCB

ซอฟต์แวร์ Intel® Quartus® Prime สามารถส่งออกโมเดล I/O สองประเภทที่แตกต่างกันซึ่งมีประโยชน์สําหรับสถานการณ์การจําลองที่แตกต่างกัน โมเดล IBIS และรุ่น HSPICE

ในการฝึกอบรมนี้ คุณจะได้เรียนรู้เกี่ยวกับความจําเป็นในการจําลองการตรวจสอบความถูกต้องของสัญญาณที่แม่นยํา และการวิเคราะห์ในขณะที่ออกแบบ PCB ความเร็วสูงโดยใช้ตัวรับส่งสัญญาณ Intel® FPGA

• หลักสูตรการฝึกอบรมตามความต้องการ 14 นาที