ศูนย์นักพัฒนา Intel® Agilex FPGA

ศูนย์นักพัฒนาFPGAจะจัดให้อยู่ในขั้นตอนมาตรฐานอุตสาหกรรม ซึ่งจะช่วยให้คุณมีแหล่งข้อมูลต่างๆ เพื่อการออกแบบIntel® FPGAของคุณให้เสร็จสมบูรณ์ แต่ละขั้นตอนการออกแบบมีรายละเอียดอยู่ในส่วนย่อยที่ขยายได้พร้อมลิงก์ที่ช่วยให้คุณสามารถเลือกและย้ายระหว่างซีรีส์อุปกรณ์เจนเนอเรชั่น 10 ต่างๆ

ศูนย์นักพัฒนาIntel® Agilex™ FPGA ศูนย์นักพัฒนา Intel® Stratix® 10 ศูนย์นักพัฒนา Intel® Arria® 10 ® ศูนย์นักพัฒนา Intel Cyclone 10 ศูนย์นักพัฒนา Intel® Max® 10

1. ข้อมูลอุปกรณ์

เอกสาร

คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุการใช้งาน

ข้อมูลสรุปข้อมูลขั้นสูงของ Intel® Agilex™ FPGAs และ SoCs: (ภาพรวมของอุปกรณ์)

เอกสารข้อมูลอุปกรณ์ Intel Agilex

แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Agilex

คู่มือผู้ใช้ Intel Agilex Clocking และ PLL

คู่มือผู้ใช้การกําหนดค่าIntel Agilex

คู่มือผู้ใช้ I/O อเนกประสงค์ Intel Agilex และ LVDS SERDES

แนวทางการออกแบบการตรวจสอบความถูกต้องของสัญญาณอินเทอร์เฟซแบบอนุกรมความเร็วสูงตระกูลอุปกรณ์ Intel Agilex

คู่มือผู้ใช้การทดสอบ Boundary-Scan Intel Agilex JTAG

คู่มือผู้ใช้ Intel Agilex Logic Array Blocks และ Adaptive Logic Modules

คู่มือผู้ใช้การจัดการพลังงานIntel Agilex

คู่มือผู้ใช้ Intel Agilex SEU Mitigation

คู่มือผู้ใช้หน่วยความจําแบบฝังตัว Intel Agilex

คู่มือผู้ใช้ตัวรับส่งสัญญาณ E-Tile PHY

คู่มือผู้ใช้ Intel Agilex Variable Precision DSP Blocks

AN 886: แนวทางการออกแบบอุปกรณ์ SoC Intel Agilex
ดูทั้งหมด แสดงน้อยลง

การฝึกอบรมและวิดีโอ

Intel Agilex FPGAและตระกูล SoC

ข้อมูลเบื้องต้นเกี่ยวกับIntel Agilex FPGAการจัดส่งครั้งแรก
ดูทั้งหมด แสดงน้อยลง

ชุดพัฒนา

คู่มือผู้ใช้ชุดพัฒนาFPGA Intel Agilex ซีรี่ส์ F

คู่มือผู้ใช้ชุดพัฒนาตัวรับส่งสัญญาณ-SoC Intel Agilex ซีรี่ส์ F
ดูทั้งหมด แสดงน้อยลง

2. โปรโตคอลอินเทอร์เฟซ

เอกสาร

คู่มือผู้ใช้
อินเทอร์เฟซหน่วยความจําภายนอก

คู่มือผู้ใช้อินเทอร์เฟซหน่วยความจําภายนอก Intel Agilex FPGA IP

คู่มือผู้ใช้อินเทอร์เฟซหน่วยความจําภายนอก Intel Agilex FPGAการออกแบบ IP

คู่มือผู้ใช้ PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel FPGA IP

ศูนย์สนับสนุนอินเทอร์เฟซหน่วยความจําภายนอก
ดูทั้งหมด แสดงน้อยลง

คู่มือผู้ใช้ / หมายเหตุการใช้งาน
อี เธอร์เน็ต

คู่มือผู้ใช้ E-tile Hard IP: E-Tile Hard IP สําหรับ Ethernet และ E-Tile CPRI PHY Intel FPGA IP

คู่มือผู้ใช้ Intel FPGA IP Core สําหรับอีเธอร์เน็ต 100G ความหน่วงแฝงต่ํา: สําหรับอุปกรณ์ Intel® Stratix 10 และอุปกรณ์Intel Agilex

คู่มือผู้ใช้อีเธอร์เน็ต Intel FPGA IP Ethernet 40G ความหน่วงแฝงต่ํา

คู่มือผู้ใช้ชุดเครื่องมืออีเธอร์เน็ต

คู่มือผู้ใช้Intel FPGA IPอีเธอร์เน็ตความเร็วสามเท่า

AN 585: การดีบักการจําลองโดยใช้ Triple Speed Ethernet Testbench
ดูทั้งหมด แสดงน้อยลง

คู่มือผู้ใช้
PCI Express*

คู่มือผู้ใช้ Intel FPGA P-Tile Avalon แมปหน่วยความจําสําหรับ PCI Express

INTEL FPGA P-Tile Avalon Streaming IP สําหรับคู่มือผู้ใช้ PCI Express

คู่มือผู้ใช้การปรับใช้ Intel Agilex Device Configuration ผ่านโปรโตคอล (CvP)

คู่มือผู้ใช้แบบ Scalable Switch Intel FPGA IP สําหรับ PCI Express
ดูทั้งหมด แสดงน้อยลง

คู่มือผู้ใช้ / หมายเหตุการใช้งาน
IP ซีเรียลอื่นๆ

คู่มือผู้ใช้Intel FPGA IP Interlaken (เจนเนอเรชั่น 2)

คู่มือผู้ใช้ JESD204B Intel FPGA IP

คู่มือผู้ใช้ JESD204C Intel FPGA IP

คู่มือผู้ใช้ Serial Lite IV Intel FPGA IP

901: การปรับใช้การออกแบบลิงก์คู่ตัวแปลงอนาล็อกเป็นดิจิทัลพร้อมด้วย ip Intel Agilex FPGA E-Tile JESD204C RX
ดูทั้งหมด แสดงน้อยลง

คู่มือผู้ใช้
PHY ตัวรับส่งสัญญาณ

คู่มือผู้ใช้ตัวรับส่งสัญญาณ E-Tile PHY
ดูทั้งหมด แสดงน้อยลง

คู่มือผู้ใช้
ฝัง ตัว

คู่มืออ้างอิงทางเทคนิคของระบบโปรเซสเซอร์ hard Intel Agilex

คู่มือผู้ใช้การอัปเดตระบบระยะไกลของระบบโปรเซสเซอร์Intel Agilex

AN 886: แนวทางการออกแบบอุปกรณ์ SoC Intel Agilex
ดูทั้งหมด แสดงน้อยลง

คู่มือผู้ใช้ตัวอย่างการออกแบบ
อี เธอร์เน็ต

คู่มือผู้ใช้ตัวอย่างการออกแบบ Hard IP Intel Agilex E-tile: Ethernet, E-tile CPRI PHY และการกําหนดค่าใหม่แบบไดนามิก

คู่มือผู้ใช้ตัวอย่างการออกแบบอีเธอร์เน็ต 100G Intel Agilex FPGA IP ความหน่วงแฝงต่ํา

คู่มือผู้ใช้ตัวอย่าง E-Tile 40G Intel FPGA IP Design ความหน่วงแฝงต่ํา

Intel FPGAการออกแบบอ้างอิงอีเธอร์เน็ตความเร็วสามเท่าและชิป PHY แบบออนบอร์ดสําหรับอุปกรณ์ Agilex
ดูทั้งหมด แสดงน้อยลง

คู่มือผู้ใช้ตัวอย่างการออกแบบ
PCI Express*

การออกแบบตัวอย่าง Intel Agilex P-tile CvP สําหรับโหมดเริ่มต้น

คู่มือผู้ใช้ตัวอย่างการออกแบบ Intel FPGA P-tile Avalonแมปหน่วยความจําสําหรับ PCI Express

คู่มือผู้ใช้ Intel FPGA P-Tile Avalon Streaming IP สําหรับตัวอย่างการออกแบบ PCI Express
ดูทั้งหมด แสดงน้อยลง

คู่มือผู้ใช้ตัวอย่างการออกแบบ
IP ซีเรียลอื่นๆ

คู่มือผู้ใช้ตัวอย่างการออกแบบ IP (เจนเนอเรชั่น 2) Intel Agilex FPGA Interlaken (เจนเนอเรชั่น 2)

คู่มือผู้ใช้ตัวอย่างการออกแบบ IP Intel Agilex FPGA JESD204B

คู่มือผู้ใช้ตัวอย่างการออกแบบ IP Intel Agilex FPGA JESD204C

คู่มือผู้ใช้ตัวอย่างการออกแบบ IP Intel Agilex FPGA Serial Lite IV
ดูทั้งหมด แสดงน้อยลง

วิดีโอการฝึกอบรม
อินเทอร์เฟซหน่วยความจําภายนอก

คู่มือสําหรับตัวประมาณข้อมูลจําเพาะอินเทอร์เฟซหน่วยความจําภายนอก (EMIF) ใหม่

ข้อมูลเบื้องต้นเกี่ยวกับอินเทอร์เฟซหน่วยความจําในอุปกรณ์Intel Agilex

การรวมอินเทอร์เฟซหน่วยความจําในอุปกรณ์Intel Agilex

การตรวจสอบอินเทอร์เฟซหน่วยความจําในอุปกรณ์ Intel Agilex

การดีบักอินเทอร์เฟซหน่วยความจําบนชิปในอุปกรณ์ Intel Agilex
ดูทั้งหมด แสดงน้อยลง

3. การวางแผนการออกแบบ

เอกสาร

คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุการใช้งาน

คู่มือผู้ใช้ Intel® Quartus® Prime Pro Edition: เริ่มต้นใช้งาน

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: Platform Designer

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: คําแนะนําในการออกแบบ

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: การออกแบบที่ใช้บล็อก

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: การกําหนดค่าใหม่บางส่วน

AN 886: แนวทางการออกแบบอุปกรณ์ SoC Intel Agilex
ดูทั้งหมด แสดงน้อยลง

การฝึกอบรมและวิดีโอ

จัดการอุปกรณ์ I/O ด้วยเครื่องมือ Pin Planner ในซอฟต์แวร์ Quartus II

การรวมอินเทอร์เฟซหน่วยความจําในอุปกรณ์ Intel Agilex (ส่วนที่ 1)

การรวมอินเทอร์เฟซหน่วยความจําในอุปกรณ์ Intel Agilex (ส่วนที่ 2)

การรวมอินเทอร์เฟซหน่วยความจําในอุปกรณ์ Intel Agilex (ส่วนที่ 3)

การรวมอินเทอร์เฟซหน่วยความจําในอุปกรณ์ Intel Agilex (ส่วนที่ 4)
ดูทั้งหมด แสดงน้อยลง
ชุดพัฒนา
ชุดพัฒนาFPGA Intel Agilex ซีรี่ส์ F
ตัวรับส่งสัญญาณ-ชุดพัฒนา SoC Intel Agilex
ดูทั้งหมด แสดงน้อยลง

4. รายการออกแบบ

เอกสาร

ซอฟต์แวร์ Intel Quartus Prime Pro Edition นําเสนอตัวสังเคราะห์ที่สุกแล้วที่ช่วยให้คุณเข้าสู่การออกแบบของคุณด้วยความยืดหยุ่นสูงสุด หากคุณยังใหม่กับภาษาเหล่านี้ คุณสามารถใช้ตัวอย่างด้านล่างหรือเทมเพลตในตัวเพื่อเริ่มต้นใช้งาน

  • Verilog
  • VHDL

ซอฟต์แวร์ Intel Quartus Prime Pro Edition มาพร้อมเทมเพลต Verilog และ VHDL ของโครงสร้างที่ใช้บ่อย สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้เทมเพลตเหล่านี้ โปรดดูที่ "การใช้เทมเพลต HDL ที่ให้มา" ใน คู่มือ Intel Quartus Prime Pro

ซอฟต์แวร์การออกแบบ Intel Quartus Prime ยังมาพร้อมกับIntel® High Level Synthesis Compilerซึ่งสังเคราะห์ฟังก์ชัน C++ ในการปรับใช้งาน RTL ที่ปรับให้เหมาะสําหรับผลิตภัณฑ์Intel FPGA

คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / เอกสารข้อมูล
คู่มือผู้ใช้ที่แนะนําการออกแบบ: Intel Quartus Prime Pro Edition
คู่มือเริ่มต้นใช้งานIntel High Level Synthesis Compiler
คู่มือผู้ใช้ Intel High Level Synthesis Compiler
คู่มือผู้ใช้การเขียนสคริปต์: Intel Quartus Prime Pro Edition
Cookbook การสังเคราะห์ขั้นสูง
คู่มือแนวทางปฏิบัติที่ดีที่สุดIntel High Level Synthesis Compiler
คู่มืออ้างอิงIntel High Level Synthesis Compiler
หมายเหตุรีลีสIntel High Level Synthesis Compiler
การประยุกต์ใช้ประโยชน์ของเครือข่ายบนสถาปัตยกรรมชิปเพื่อFPGAการออกแบบระบบ
ดูทั้งหมด แสดงน้อยลง
ตัวอย่างการออกแบบ
ตัวอย่างการออกแบบ Platform Designer
ตัวอย่างการออกแบบบทช่วยสอนของ Platform Designer (.zip)
ตัวอย่าง VHDL
ตัวอย่าง Verilog
ตัวอย่างการออกแบบ Quartus®
ดูทั้งหมด แสดงน้อยลง

การฝึกอบรมและวิดีโอ

การใช้ซอฟต์แวร์ Quartus Prime: บทแนะนํา

ข้อมูลเบื้องต้นเกี่ยวกับ Verilog HDL

ข้อมูลพื้นฐานเกี่ยวกับ Verilog HDL

เทคนิคการออกแบบ Verilog HDL ขั้นสูง

SystemVerilog พร้อมซอฟต์แวร์ Quartus II

บทนําเกี่ยวกับ VHDL

ข้อมูลพื้นฐานเกี่ยวกับ VHDL

เทคนิคการออกแบบ VHDL ขั้นสูง

ข้อมูลเบื้องต้นเกี่ยวกับ Platform Designer

ตัวออกแบบแพลตฟอร์มในซอฟต์แวร์ Intel® Quartus Prime Pro Edition

การสร้างการออกแบบระบบด้วย Platform Designer: เริ่มต้นใช้งาน

การใช้ Spectra-Q Synthesis ในซอฟต์แวร์ Quartus Prime

แนวทางการออกแบบความเร็วสูงที่ดี
ดูทั้งหมด แสดงน้อยลง
การดาวน์โหลดซอฟต์แวร์
ศูนย์การดาวน์โหลดสําหรับซอฟต์แวร์ Intel Quartus Prime ทุกเวอร์ชัน
ดูทั้งหมด แสดงน้อยลง

5. การจําลองและการตรวจสอบ

เอกสาร

คู่มือผู้ใช้ / หมายเหตุการใช้งาน

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: การจําลองของบริษัทอื่น

คู่มือผู้ใช้ชุด IP การตรวจสอบAvalon®

คู่มือผู้ใช้ Mentor Verification IP Intel FPGA Edition AMBA* AXI3 และ AXI4

การติดตั้งและการอนุญาตให้ใช้สิทธิ์ซอฟต์แวร์Intel FPGA

AN 351: การจําลองการออกแบบโปรเซสเซอร์ Nios® II
ดูทั้งหมด แสดงน้อยลง

ตัวอย่างการออกแบบ

ตัวอย่างการออกแบบชุด IP การตรวจสอบAvalon®
ดูทั้งหมด แสดงน้อยลง

การฝึกอบรมและวิดีโอ

การออกแบบระบบขั้นสูงโดยใช้ Qsys: ส่วนประกอบและการจําลองระบบ

การตรวจสอบอินเทอร์เฟซหน่วยความจําในอุปกรณ์ Intel Agilex

ชุดการตรวจสอบAvalon

วิธีการตั้งค่าการจําลอง RTL ใน Quartus, Qsys และโปรแกรมจําลองของบุคคลที่สาม
ดูทั้งหมด แสดงน้อยลง

6. การปรับใช้และการเพิ่มประสิทธิภาพ

เอกสาร

คู่มือผู้ใช้ / หมายเหตุการใช้งาน

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: คําแนะนําในการออกแบบ

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: การคอมไพล์การออกแบบ

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: การเพิ่มประสิทธิภาพการออกแบบ

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: การสังเคราะห์ของบริษัทอื่น

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: การวิเคราะห์พลังงานและการเพิ่มประสิทธิภาพ

คู่มือผู้ใช้ Intel Agilex Variable Precision DSP Blocks

คู่มือผู้ใช้ Intel Agilex Logic Array Blocks และ Adaptive Logic Modules

คู่มือการออกแบบสถาปัตยกรรมIntel Hyperflexประสิทธิภาพสูง

AN 886: แนวทางการออกแบบอุปกรณ์ SoC Intel Agilex
ดูทั้งหมด แสดงน้อยลง

การฝึกอบรมและวิดีโอ

บทนําสู่ Hyper-Optimization

ซอฟต์แวร์ Intel Quartus Prime โฟลว์การออกแบบ Hyper-Aware

การเพิ่มประสิทธิภาพด้วยสถาปัตยกรรมIntel® Hyperflex™

การปรับแต่งประสิทธิภาพขั้นสูงด้วยสถาปัตยกรรมIntel Hyperflex

ภาพรวมสถาปัตยกรรมIntel Hyperflexสําหรับอุปกรณ์Intel Agilex™

ข้อมูลเบื้องต้นเกี่ยวกับ Hyper-Pipelining

ขจัดอุปสรรคในการปรับระดับ Hyper-Retiming

การออกแบบสถาปัตยกรรมIntel Hyperflex FPGA: การวิเคราะห์ห่วงโซ่ที่สําคัญ

เทคนิคการเพิ่มประสิทธิภาพ Hyper-2: การคํานวณก่อน

เทคนิคการเพิ่มประสิทธิภาพ Hyper-3: การย่อยสลายของShannon

เวิร์คช็อปการเพิ่มประสิทธิภาพFPGA Intel HyperFlex

การเพิ่มประสิทธิภาพด้วยสถาปัตยกรรมIntel Hyperflex

ภาพรวมสถาปัตยกรรมIntel Hyperflexสําหรับอุปกรณ์Intel Agilex
ดูทั้งหมด แสดงน้อยลง

7. การวิเคราะห์เวลา

เอกสาร

คู่มือผู้ใช้ / หมายเหตุการใช้งาน

บทช่วยสอนการเริ่มใช้งานตัววิเคราะห์เวลาIntel Quartus Prime Pro Edition

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: ตัววิเคราะห์เวลา

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: ข้อจํากัดในการออกแบบ

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: การเขียนสคริปต์

คู่มืออ้างอิง SDC และ TimeQuest API

Intel Quartus Prime Timing Analyzer Cookbook

AN 775: การสร้างข้อมูลการกําหนดเวลา I/O เริ่มต้น: สําหรับFPGAs Intel

AN 471: การวิเคราะห์ PLL FPGAประสิทธิภาพสูงพร้อม TimeQuest

AN 433: ข้อจํากัดและการวิเคราะห์อินเทอร์เฟซซิงโครนัสแหล่งที่มา

775: แนวทางการสร้างข้อมูลเวลา I/O
ดูทั้งหมด แสดงน้อยลง

ตัวอย่างการออกแบบ

ตัวอย่างการออกแบบตัววิเคราะห์เวลา
ดูทั้งหมด แสดงน้อยลง

การฝึกอบรมและวิดีโอ

เริ่มต้นใช้งานตัววิเคราะห์เวลา TimeQuest

ตัววิเคราะห์เวลาของ TimeQuest: บทนําสู่การวิเคราะห์เวลา

การวิเคราะห์เวลาขั้นสูงพร้อม TimeQuest

ตัววิเคราะห์เวลา TimeQuest: การผนวกรวม Quartus Prime & Reporting

ตัววิเคราะห์เวลา TimeQuest: ข้อจํากัด SDC ที่จําเป็น

ตัววิเคราะห์เวลาของ TimeQuest: GUI ของ TimeQuest

ซีรีส์การออกแบบซอฟต์แวร์ Quartus Prime: การวิเคราะห์เวลา
ดูทั้งหมด แสดงน้อยลง

8. การดีบักบนชิป

เอกสาร

คู่มือผู้ใช้ / หมายเหตุการใช้งาน

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: โปรแกรมเมอร์

คู่มือผู้ใช้ Intel Quartus Prime Pro Edition: เครื่องมือดีบัก

การวิเคราะห์และการดีบักการออกแบบด้วยคอนโซลระบบ

คู่มือผู้ใช้สายเคเบิลดาวน์โหลด USB Intel FPGA

คู่มือผู้ใช้ Intel FPGA Download Cable II

การดีบักการออกแบบโดยใช้แหล่งข้อมูลและหัววัดในระบบ

คู่มือผู้ใช้ IP Core Intel FPGA Virtual JTAG (Intel FPGA_virtual_jtag)

การสนับสนุน BSDL

AN 827: เครื่องมือแบบรวมสําหรับการสร้างไฟล์การเขียนโปรแกรม

AN 446: การดีบักระบบNios IIด้วย SignalTap II Logic Analyzer

323: การใช้ SignalTap II Embedded Logic Analyzers ในระบบ SOPC Builder, ไฟล์การออกแบบ

AN 543: การดีบักซอฟต์แวร์ Nios II โดยใช้ตัวดีบัก Lauterbach
ดูทั้งหมด แสดงน้อยลง

การฝึกอบรมและวิดีโอ

การออกแบบระบบขั้นสูงโดยใช้ Qsys: การตรวจสอบระบบด้วยคอนโซลระบบ

การดีบักและการสื่อสารกับFPGAโดยใช้ฟังก์ชันเสมือน JTAG

การดีบักความสมบูรณ์ของห่วงโซ่ JTAG

ภาพรวมฮาร์ดแวร์ SoC: การจัดการระบบ ดีบักและอุปกรณ์ต่อพ่วงอเนกประสงค์

เครื่องมือดีบักซอฟต์แวร์ Quartus®

การตั้งค่าและการดีบักสิทธิ์การใช้งาน Quartus Floating

เครื่องมือดีบักเกอร์ห่วงโซ่ JTAG

การดีบัก U-Boot Console และ FDT

Quartus In Systems Sources และ Probes Debug Flow

ตัวแสดง Quartus II Netlist: เครื่องมือที่ช่วยในการวิเคราะห์และดีบักการออกแบบของคุณ

เทคนิคการดีบักสําหรับ Qsys และระบบ Bare Metal ที่ใช้Nios

ความเข้าใจและการใช้ USB Blaster และ JTAG เพื่อกําหนดค่าFPGAs Intel

การดีบักอินเทอร์เฟซหน่วยความจําบนชิปในอุปกรณ์ Intel Agilex

การดีบักด้วยชุดเครื่องมืออีเธอร์เน็ต

การกําหนดค่าFPGA Intel® Agilex

ข้อมูลเบื้องต้นเกี่ยวกับชุดเครื่องมือดีบัก Intel® Stratix® 10 Secure Device Manager (SDM)
ดูทั้งหมด แสดงน้อยลง

การดาวน์โหลดซอฟต์แวร์

Intel Advanced Link Analyzer

Intel Quartus Prime Pro Edition

โปรแกรมเมอร์และเครื่องมือ Quartus Prime Pro Edition
ดูทั้งหมด แสดงน้อยลง

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้