ศูนย์นักพัฒนา Intel® Agilex FPGA

ศูนย์นักพัฒนาFPGAจะจัดให้อยู่ในขั้นตอนมาตรฐานอุตสาหกรรม ซึ่งจะช่วยให้คุณมีแหล่งข้อมูลต่างๆ เพื่อการออกแบบIntel® FPGAของคุณให้เสร็จสมบูรณ์ แต่ละขั้นตอนการออกแบบมีรายละเอียดอยู่ในส่วนย่อยที่ขยายได้พร้อมลิงก์ที่ช่วยให้คุณสามารถเลือกและย้ายระหว่างซีรีส์อุปกรณ์เจนเนอเรชั่น 10 ต่างๆ

คู่มือผู้ใช้ / ภาพรวมอุปกรณ์ / เอกสารข้อมูลอุปกรณ์ / หมายเหตุการใช้งาน

ข้อมูลสรุปข้อมูลขั้นสูงของ Intel® Agilex™ FPGAs และ SoCs: (ภาพรวมของอุปกรณ์)

เอกสารข้อมูลอุปกรณ์ Intel Agilex

แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Intel Agilex

คู่มือผู้ใช้ Intel Agilex Clocking และ PLL

คู่มือผู้ใช้การกําหนดค่าIntel Agilex

คู่มือผู้ใช้ I/O อเนกประสงค์ Intel Agilex และ LVDS SERDES

แนวทางการออกแบบการตรวจสอบความถูกต้องของสัญญาณอินเทอร์เฟซแบบอนุกรมความเร็วสูงตระกูลอุปกรณ์ Intel Agilex

คู่มือผู้ใช้การทดสอบ Boundary-Scan Intel Agilex JTAG

คู่มือผู้ใช้ Intel Agilex Logic Array Blocks และ Adaptive Logic Modules

คู่มือผู้ใช้การจัดการพลังงานIntel Agilex

คู่มือผู้ใช้ Intel Agilex SEU Mitigation

คู่มือผู้ใช้หน่วยความจําแบบฝังตัว Intel Agilex

คู่มือผู้ใช้ตัวรับส่งสัญญาณ E-Tile PHY

คู่มือผู้ใช้ Intel Agilex Variable Precision DSP Blocks

AN 886: แนวทางการออกแบบอุปกรณ์ SoC Intel Agilex

การฝึกอบรมและวิดีโอ

บทนําสู่ Hyper-Optimization

ซอฟต์แวร์ Intel Quartus Prime โฟลว์การออกแบบ Hyper-Aware

การเพิ่มประสิทธิภาพด้วยสถาปัตยกรรมIntel® Hyperflex™

การปรับแต่งประสิทธิภาพขั้นสูงด้วยสถาปัตยกรรมIntel Hyperflex

ภาพรวมสถาปัตยกรรมIntel Hyperflexสําหรับอุปกรณ์Intel Agilex™

ข้อมูลเบื้องต้นเกี่ยวกับ Hyper-Pipelining

ขจัดอุปสรรคในการปรับระดับ Hyper-Retiming

การออกแบบสถาปัตยกรรมIntel Hyperflex FPGA: การวิเคราะห์ห่วงโซ่ที่สําคัญ

เทคนิคการเพิ่มประสิทธิภาพ Hyper-2: การคํานวณก่อน

เทคนิคการเพิ่มประสิทธิภาพ Hyper-3: การย่อยสลายของShannon

เวิร์คช็อปการเพิ่มประสิทธิภาพFPGA Intel HyperFlex

การเพิ่มประสิทธิภาพด้วยสถาปัตยกรรมIntel Hyperflex

ภาพรวมสถาปัตยกรรมIntel Hyperflexสําหรับอุปกรณ์Intel Agilex

การฝึกอบรมและวิดีโอ

การออกแบบระบบขั้นสูงโดยใช้ Qsys: การตรวจสอบระบบด้วยคอนโซลระบบ

การดีบักและการสื่อสารกับFPGAโดยใช้ฟังก์ชันเสมือน JTAG

การดีบักความสมบูรณ์ของห่วงโซ่ JTAG

ภาพรวมฮาร์ดแวร์ SoC: การจัดการระบบ ดีบักและอุปกรณ์ต่อพ่วงอเนกประสงค์

เครื่องมือดีบักซอฟต์แวร์ Quartus®

การตั้งค่าและการดีบักสิทธิ์การใช้งาน Quartus Floating

เครื่องมือดีบักเกอร์ห่วงโซ่ JTAG

การดีบัก U-Boot Console และ FDT

Quartus In Systems Sources และ Probes Debug Flow

ตัวแสดง Quartus II Netlist: เครื่องมือที่ช่วยในการวิเคราะห์และดีบักการออกแบบของคุณ

เทคนิคการดีบักสําหรับ Qsys และระบบ Bare Metal ที่ใช้Nios

ความเข้าใจและการใช้ USB Blaster และ JTAG เพื่อกําหนดค่าFPGAs Intel

การดีบักอินเทอร์เฟซหน่วยความจําบนชิปในอุปกรณ์ Intel Agilex

การดีบักด้วยชุดเครื่องมืออีเธอร์เน็ต

การกําหนดค่าFPGA Intel® Agilex

ข้อมูลเบื้องต้นเกี่ยวกับชุดเครื่องมือดีบัก Intel® Stratix® 10 Secure Device Manager (SDM)

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้