DDR 5 และ DDR4 EMIF Intel FPGA IP
DDR5 และ DDR4 ส่งมอบประสิทธิภาพที่สูงยิ่งขึ้น ความหนาแน่นที่มากขึ้น และพลังงานที่ต่ำกว่า รวมถึงฟีเจอร์การควบคุมที่มากกว่า เมื่อเทียบกับ DDR3 Intel FPGA DDR5 และ DDR4 EMIF IP นำเสนอโซลูชันสำหรับความต้องการด้านหน่วยความจำในการประมวลผลสูงสำหรับระบบไคลเอนต์ และศูนย์ข้อมูล
DDR 5 และ DDR4 EMIF Intel FPGA IP
Intel Agilex® 7 FPGA & SoC, Intel® Stratix® 10 FPGA & SoC และ Intel® Arria® 10 FPGA ใช้คอนโทรลเลอร์หน่วยความจำ DRAM ที่แข็งแกร่งและ PHY การเสริมความแข็งแกร่งให้กับคอนโทรลเลอร์และ PHY ส่งมอบข้อดีมากมาย ซึ่งรวมถึง:
- วงจรการพัฒนาที่สั้นลง และการออกตัวสู่ตลาดที่เร็วขึ้น เนื่องจากระยะเวลาก่อนปิดการพัฒนา
- มีแหล่งข้อมูลลอจิก FPGA Fabric มากมายสำหรับแอปพลิเคชันของผู้ใช้
- fmax, ประสิทธิภาพ และความหน่วงแฝงที่ดียิ่งขึ้น
- โซลูชันพลังงานต่ำ
โปรโตคอลและคุณสมบัติ EMIF
คุณสมบัติ |
เอฟพีจีเอ Intel Agilex® 5 |
เอฟพีจีเอ Intel Agilex® 7 M-ซีรีส์ |
เอฟพีจีเอ Intel Agilex® 7 I- และ F- ซีรีส์ |
เอฟพีจีเอ Intel® Stratix® 10 |
---|---|---|---|---|
DDR5 |
ใช่ |
ใช่ |
ไม่ใช่ |
ไม่ใช่ |
LPDDR5 |
ใช่ |
ใช่ |
ไม่ใช่ |
ไม่ใช่ |
DDR4 |
ใช่ |
ใช่ |
ใช่ |
ใช่ |
LPDDR4 |
ใช่ |
ใช่ |
ไม่ใช่ |
ไม่ใช่ |
QDRIV |
ใช่ |
ใช่ |
ใช่ |
ใช่ |
ความกว้างอินเตอร์เฟซสูงสุด |
X72(DDR4) |
X80(DDR5) |
X72(DDR4) |
X72(DDR4) |
อัตราอินเตอร์เฟซสูงสุด |
4667 Mbps (LPDDR5) |
5600 Mbps (DDR5) |
3200 Mbps (DDR4) |
2666 Mbps (DDR4) |
อันดับสูงสุดที่รองรับ |
2 |
2 |
4 |
4 |
ฟีเจอร์ดีบัก
ฟีเจอร์ชุดเครื่องมือดีบัก EMIF ประกอบด้วยขีดความสามารถในการดีบักพื้นฐาน และขั้นสูงดังต่อไปนี้:
- ดูระยะขอบการสอบเทียบ สถานะ การหน่วยเวลาของพิน และการตั้งค่า VREF
- เรียกใช้การสอบเทียบใหม่ ตัวสร้างการรับส่งข้อมูล การปรับระยะขอบของไดรเวอร์
- การอัปเดตการตั้งค่าการหน่วงเวลา การตั้งค่าการสิ้นสุด
- ตัวสร้างการรับส่งข้อมูลที่กำหนดค่าได้เพื่อส่งการทดสอบรูปแบบการรับส่งข้อมูล
แหล่งข้อมูลเพิ่มเติม
ค้นหา IP Core
ค้นหา Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera® ที่เหมาะกับความต้องการของคุณ
การสนับสนุนด้านเทคนิค
สำหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ การสนับสนุนระดับพรีเมียมจาก Intel® นอกจากนี้ คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ในศูนย์ความรู้และชุมชน
การประเมินและการซื้อ IP Core
ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera®
การออกแบบด้วย IP ของเอฟพีจีเอ Altera®
เรียนรู้เพิ่มเติมเกี่ยวกับการออกแบบด้วย IP ของเอฟพีจีเอ Altera® ซึ่งเป็น Core พร้อมใช้งานที่มีให้เลือกหลากหลายและได้รับการปรับแต่งมาสำหรับใช้กับเอฟพีจีเอ Altera®
IP Base Suite
ฟรีสิทธิ์การใช้งาน IP Core ของเอฟพีจีเอ Altera® พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Quartus® Prime รุ่น Standard หรือรุ่น Pro
ตัวอย่างการออกแบบ
ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์เอฟพีจีเอ Altera®
ติดต่อฝ่ายขาย
ติดต่อฝ่ายขายเกี่ยวกับความต้องการของคุณในด้านการออกแบบผลิตภัณฑ์เอฟพีจีเอ Altera® และการเร่งความเร็ว