คอร์ IP เอฟพีจีเอ Intel® SDI II

Core ทรัพย์สินทางปัญญา (IP) Serial Digital Interface (SDI) II Intel FPGA ใช้ตัวส่งสัญญาณ ตัวรับสัญญาณ หรือ SDI แบบฟูลดูเพล็กซ์ที่ความละเอียดมาตรฐาน ความคมชัดสูง หรืออัตราความเร็วแบบ 3G ถึง 12G ตามที่ Society of Motion Picture and Television Engineers กำหนด SDI II IP Core รองรับหลายมาตรฐาน โหมดเหล่านี้ให้การตรวจจับอัตราความเร็วตัวรับสัญญาณและการกำหนดค่าใหม่แบบไดนามิกของตัวรับส่งสัญญาณแบบอัตโนมัติ

คอร์ IP เอฟพีจีเอ Intel® SDI II

คุณสมบัติ

คุณสมบัติของ IP Core	คำอธิบาย
อินเทอร์เฟซข้อมูลตัวรับส่งสัญญาณ	20 บิต 40 บิต และ 80 บิต
รองรับมาตรฐานและรูปแบบวิดีโอ SDI	มาตรฐานเดียว ความละเอียดมาตรฐานหรือ SD-SDI ความละเอียดสูงหรือ HD-SDI 3 กิกะบิตต่อวินาที (Gbps) หรือ 3G-SDI Dual Link HD-SDI หลายมาตรฐาน มาตรฐานคู่สูงสุด HD-SDI สามมาตรฐานสูงสุด 3G-SDI หลายมาตรฐานสูงสุด 12G-SDI หมายเหตุ: อุปกรณ์บางรุ่นไม่รองรับทุกรูปแบบ โปรดดู “การสนับสนุนอุปกรณ์” ด้านล่าง
รองรับ SMPTE	รองรับ SMPTE425M ระดับ A (การจัดรูปแบบรูปภาพต้นทางโดยตรง) รองรับ SMPTE425M ระดับ B (การเทียบสัญญาณการเชื่อมต่อแบบคู่)
คุณสมบัติอื่นๆ	การแทรกและการแยกแพ็กเก็ตการระบุข้อมูล Payload Generator ที่ใช้สัญญาณนาฬิกา การตรวจจับอัตราความเร็ววิดีโอ การเข้ารหัสและถอดรหัสแบบ Cyclic Redundancy Check (CRC) (ยกเว้น SD) การซิงโครไนซ์สตรีมข้อมูลแบบ Dual link (เฉพาะ HD)

ดูทั้งหมด แสดงน้อยลง

การสนับสนุนอุปกรณ์

	มาตรฐานเดียว				หลายมาตรฐาน
ตระกูลอุปกรณ์	SD-SDI	HD-SDI	3G-SDI	Dual Link HD-SDI	มาตรฐานคู่ (สูงสุด HD)	สามมาตรฐาน (สูงสุด 3G)	หลายมาตรฐาน (สูงสุด 12G)
Intel® Agilex™ F-tile	-	✓	✓		-	✓	✓
Intel® Stratix® 10	-	✓	✓		-	✓	✓
Intel® Cyclone® 10	-	✓	✓		-	✓	✓
Intel® Arria® 10	-	✓	✓		-	✓	✓
Stratix® V	✓	✓	✓	✓	✓	✓	-
Cyclone® V	✓	✓	✓	✓	✓	✓	-
Arria® V GX	✓	✓	✓	✓	✓	✓	-
Arria® V GZ	✓	✓	✓	✓	✓	✓	-

ดูทั้งหมด แสดงน้อยลง

เมตริกคุณภาพ IP

เบื้องต้น
ปีที่ IP เปิดตัวครั้งแรก	2006
รองรับซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชันล่าสุดหรือไม่	ใช่
สถานะ	การผลิต
สินค้าส่งมอบ
สินค้าที่ส่งมอบให้ลูกค้ามีดังต่อไปนี้: ไฟล์การออกแบบ (ซอร์สโค้ดที่เข้ารหัส หรือ Netlist หลังการสังเคราะห์) โมเดลการจำลองสำหรับ ModelSim*- เอฟพีจีเอ Intel® Edition ข้อจำกัดด้านเวลา และ/หรือเลย์เอาท์ Testbench หรือตัวอย่างการออกแบบ เอกสารที่มีการควบคุมการแก้ไข ไฟล์ Readme	ใช่ ใช่ ใช่ ใช่ ใช่ ไม่ใช่
สินค้าส่งมอบเพิ่มเติมใดๆ ของลูกค้าที่มาพร้อมกับ IP	ไม่มี
การกำหนดพารามิเตอร์ GUI อนุญาตให้ผู้ใช้กำหนดค่า IP ได้	ใช่
IP Core ถูกเปิดใช้งานเพื่อรองรับโหมดการประเมินผลของ Intel FPGA IP	ใช่
ภาษาต้นทาง	ทั้ง Verilog และ VHDL
ภาษา Testbench	ทั้ง Verilog และ VHDL
มีไดรเวอร์ซอฟต์แวร์ให้	ไม่ใช่
การสนับสนุนไดรเวอร์ระบบปฏิบัติการ (OS)	ไม่ระบุ
การปรับใช้
อินเตอร์เฟซสำหรับผู้ใช้	อื่นๆ (วิดีโอแบบ Parallel)
ข้อมูลเมตา IP-XACT	ไม่ใช่
การตรวจรับรอง
รองรับการจำลอง	ModelSim*, VCS, Riviera-PRO, Xcelium
ตรวจสอบฮาร์ดแวร์แล้ว	Intel® Stratix® 10, Intel® Cyclone® 10, Intel® Arria® 10, Stratix® V, Cyclone V, Arria V GX/GZ
ดำเนินการทดสอบความสอดคล้องตามมาตรฐานอุตสาหกรรมแล้ว	ไม่ใช่
หากมี มีการทดสอบใดบ้าง	ไม่ระบุ
หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง	ไม่ระบุ
หากมี ระบุวันที่ที่ดำเนินการ	ไม่ระบุ
หากไม่มี นี่มีการวางแผนไว้หรือไม่	ไม่ใช่
ความสามารถในการใช้งานร่วมกัน
IP Core ได้ผ่านการทดสอบการทำงานร่วมกัน	ใช่
หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง	Intel® Stratix® 10, Intel Cyclone 10, Intel Arria 10, Stratix V, Cyclone V, Arria V
มีรายงานการทำงานร่วมกัน	ติดต่อฝ่ายขาย

ดูทั้งหมด แสดงน้อยลง

ตัวอย่างการออกแบบและชุดเครื่องมือพัฒนา

ตัวอย่างการออกแบบต่อไปนี้พร้อมให้คุณใช้งานในชุดพัฒนาของเรา
ตัวอย่างการออกแบบ	รองรับชุดเครื่องมือพัฒนา	การ์ดลูก	สอดคล้องกับ Platform Designer	ผู้ให้บริการ
คู่มือการใช้งานตัวอย่างการออกแบบ Intel FPGA SDI II สำหรับอุปกรณ์ Intel® Arria® 10 การออกแบบอ้างอิง SDI แบบ Multi-rate (สูงสุด 12G) สำหรับอุปกรณ์ Intel® Arria® 10	ชุดเครื่องมือพัฒนา Intel Arria 10 GX FPGA	การ์ดลูก Nextera Video FMC การ์ดลูก Terasic SDI-FMC	ใช่	Intel
คู่มือการใช้งานตัวอย่างการออกแบบ Intel FPGA SDI II สำหรับอุปกรณ์ Intel® Stratix® 10	ชุดข้อมูลเพื่อการพัฒนาเอฟพีจีเอ Intel Stratix 10 GX
คู่มือการใช้งานตัวอย่างการพัฒนา Intel FPGA SDI II สำหรับอุปกรณ์ Intel® Cyclone® 10 GX	ชุดเครื่องมือพัฒนา Intel Cyclone 10 GX FPGA
ตัวอย่างการออกแบบที่สร้างโดย Intel® Quartus® (Stratix V, Arria V, Cyclone V) เอกสารประกอบที่อยู่ในคู่มือผู้ใช้ Intel FPGA SDI II IP Core	ชุดเครื่องมือพัฒนา Arria V GX FPGA ชุดเครื่องมือพัฒนา Cyclone V GT FPGA	การ์ดลูก Terasic SDI-HSMC (3G)	ใช่	Intel
คู่มือผู้ใช้การออกแบบอ้างอิง 12G-SDI Audio	ชุดเครื่องมือพัฒนา Intel Arria 10 SoC	การ์ดลูก Terasic SDI -FMC (12G)	ใช่	Intel

ดูทั้งหมด แสดงน้อยลง

วิดีโอ

วิดีโอนี้จะสาธิตระบบ 12G-SDI ที่ใช้งานเอฟพีจีเอ Intel® Arria® 10 ซึ่งส่งสัญญาณวิดีโอ 4K 60 เฟรมต่อวินาทีได้อย่างน่าเชื่อถือ

วิดีโอนี้สาธิตวิธีการปรับใช้ SDI II IP core ในอุปกรณ์ Intel Arria 10 คุณจะได้รับคำแนะนำเกี่ยวกับการสร้างทีละขั้นตอนในซอฟต์แวร์ Intel® Quartus® Prime สำหรับส่วนประกอบและการประกอบที่เกี่ยวข้องกับตัวรับส่งสัญญาณที่จำเป็นทั้งหมด

วิดีโอนี้จะแสดงทฤษฎีการทำงานและการสาธิตการปรับใช้งานความสามารถของระบบสวิตชิงสัญญาณนาฬิกา SDI II dynamic TX สำหรับอุปกรณ์ Intel Arria 10

เอฟพีจีเอ Intel® Agilex F ไทล์จะเปิดใช้งาน SDI IP ที่รองรับ SD-SDI สูงสุด 12G-SDI การสาธิตนี้จะรัน SDI Multi-Rate Retransmit Design โดยไม่มี VCXO ภายนอกบนชุดเครื่องมือพัฒนา SoC ตัวรับส่งสัญญาณเอฟพีจีเอ Intel® Agilex™ I ซีรีส์

แสดงเพิ่ม แสดงน้อยลง

ลิงก์ที่เกี่ยวข้อง

เอกสาร

การสนับสนุนอุปกรณ์

แหล่งข้อมูลเพิ่มเติม

ค้นหา Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera® ที่เหมาะกับความต้องการของคุณ

สําหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ Intel® Premier Support คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ใน ศูนย์ความรู้ และ ชุมชน

ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของเอฟพีจีเอ Altera®

ฟรีสิทธิ์การใช้งาน IP Core ของเอฟพีจีเอ Altera® พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Quartus® Prime รุ่น Standard หรือรุ่น Pro

ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์เอฟพีจีเอ Altera®

ติดต่อฝ่ายขายเกี่ยวกับความต้องการของคุณในด้านการออกแบบผลิตภัณฑ์เอฟพีจีเอ Altera® และการเร่งความเร็ว

แสดงเพิ่ม แสดงน้อยลง

เปรียบเทียบผลิตภัณฑ์

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

คอร์ IP เอฟพีจีเอ Intel® SDI II