Arria® V GX FPGA Starter Kit

Arria® V GX FPGA Starter Kit มีสภาพแวดล้อมการออกแบบให้โดยสมบูรณ์ ซึ่งรวมถึงฮาร์ดแวร์และซอฟต์แวร์ทั้งหมดที่คุณต้องใช้พัฒนาแอปพลิเคชัน FPGA ที่ต้องคำนึงถึงต้นทุนโดยทันที ชุดพัฒนามาพร้อมกับสิ่งต่อไปนี้:

• Arria® V GX FPGA—360KLE, แพคเกจ F1152, 24X6.5G XCVR, ระดับความเร็ว C5
  
• หนึ่งสล็อตเพิ่มขยาย I/O—หนึ่งขั้วต่อ High-Speed Mezzanine Card (HSMC)
• หน่วยความจำ SDRAM ขนาด 256 MB
• การเชื่อมต่อ High-Definition Multimedia Interface (HDMI) และ Serial Digital Interface (SDI)
• SMA

หมายเหตุ:

ผู้ซื้อแสดงตนเป็นนักพัฒนาผลิตภัณฑ์ นักพัฒนาซอฟต์แวร์ หรือผู้ประกอบระบบ และยอมรับว่าผลิตภัณฑ์นี้เป็นชุดการประเมินผลที่ไม่ได้รับอนุญาตจาก FCC โดยจัดให้มีขึ้นเพื่อใช้ในการประเมินผลและการพัฒนาซอฟต์แวร์เท่านั้น และไม่สามารถนำไปขายต่อได้

เนื้อหา Starter Kit

• Arria® V GX FPGA Starter Kit มาพร้อมกับสิ่งต่อไปนี้:
  
• Arria® V GX FPGA Development Board
• FPGA: Arria® V GX 5AGXFB3H4F35C4N
• คอนโทรลเลอร์ระบบ: อุปกรณ์ MAX® V 5M2210ZF256C4N
• Power monitor GUI
• ตัวแปลงอะนาล็อกเป็นดิจิทัลหรือ Analog-to-Digital Converter (ADC) เดียว, 8 ช่องสัญญาณ
• รางจ่ายไฟแบบไม่แยกส่วน
• Fast Passive Parallel (FPP) x16 โหมดผ่านทาง Parallel Flash Loader (PFL)
• การควบคุมและริจีสเตอร์สถานะ
• USB-Blaster^TM II แบบฝัง: อุปกรณ์ MAX® II EPM570GM100C4N
• HDMI 1.3 TX
• x4 XCVR, 2.7 Gbps (สูงสุดโดยวงจรเลื่อนระดับ) และนาฬิกา 270 MHz TX ขั้วต่อ HDMI TX
• STMicroelectronics HDMI วงจรเลื่อนระดับ STHDLS101T
• วงจรเลื่อนระดับ XCVR PCML 1.5V <-> ระดับ TMDS
• DDC และ HPD <-> ระดับที่ตรงตามข้อกำหนด HDMI
• ช่องสัญญาณข้อมูลสูงสุด 2.7 Gbps, ตรงตามข้อกำหนด HDMI 1.3
• ช่องสัญญาณนาฬิกาสูงสุด 270 MHz, เพียงพอที่จะรองรับอัตราข้อมูล 2.7 Gbps
• ข้อมูลจำเพาะ HDMI : ช่วงระยะนาฬิกา = 10x ของ UI
• SDI 3G
• ลูปแบ็ค x1 XCVR TX/RX
• x2 ขั้วต่อและสายเคเบิล SMB (สายเคเบิลไม่ได้รวมมาในชุดเครื่องมือ)
• สูงสุด 2.97 Gbps
• จะใช้ไดรเวอร์/ตัวรับของ National Semiconductor LMH0384SQ/LMH0303SQx
• ต้องมี 148.5 MHz และ 148.35 MHz ที่ XCVR refclk เพื่อรองรับมาตรฐานของ US และ EU ตามลำดับ
• ใช้ VCXO เพื่อปรับแต่งและล็อคความถี่ CDR ที่กู้คืน
• HSMC
• x8 XCVR สูงสุด 6.375 Gbps
• ไม่ปฏิบัติตามข้อกำหนดพิน HIP ของ PCI Express* (PCIe)
• x4 CMOS
• x8 อินเทอร์เฟสแบบส่วนต่าง TX และ x9 RX โดยใช้ช่องสัญญาณ TX/RX เฉพาะ
• x2 ตอกเวลาเข้าการส่งสัญญาณส่วนต่างแรงดันต่ำ VDS)
• x2 ตอกเวลาออกส่วนต่าง
• I2C
• JTAG
• การสนับสนุนขั้นต่ำในปัจจุบัน
• 2A @ 3.3V
• 1A @ 12V
• โดเมนนาฬิกาเฉพาะจากตัวสร้างสัญญาณนาฬิกา Si 5338 สำหรับ xcvr refclk
• ลูปแบ็ค HSMC ด้วย BTS GUI
• SMA
• ช่องสัญญาณ 1x XCVR TX/RX
• อินพุตสัญญาณนาฬิกา 1x LVPECL
• เอาต์พุตสัญญาณนาฬิกา 1X LVPECL
• โดเมนนาฬิกาเฉพาะจากตัวสร้างสัญญาณนาฬิกา Si 5338 สำหรับ xcvr refclk
• DDR3 SDRAM x32
• Micron MT41J64M16LA-15E DDR3 SDRAM 8MX16X8
• สองอุปกรณ์: ความกว้าง 2 x16 = x32
• BTS DDR3 SDRAM GUI โดยใช้ Uniphy และ Controller II ประสิทธิภาพสูง (HP)
• SSRAM
• 512k x36, 18 Mb ISSI IS61VPS51236A
• ที่อยู่หรือข้อมูลที่แชร์กันด้วยแฟลช
• IO ผู้ใช้
• อักขระ LCD
• x4 สวิตช์ DIP
• x3 PB
• x4 LED
• การปรับเปลี่ยนรายละเอียด
• FPP x16 โหมด
• แฟลชคู่ 512Mbit Numonyx PC28F512P30BF (52 MHz f_MAX)
• ส่วนหัว JTAG
• USB Blaster II แบบฝัง
• Cypress Microcontroller CY7C68013A เป็น USB PHY 2.0
• อุปกรณ์ MAX® II
• อีเธอร์เน็ต
• 10/100/1000 Base-T
• ขั้วต่อ RJ-45, LED บนบอร์ดสำหรับสถานะการลิงก์
• Marvell Ethernet PHY 88E1111
• ต้องมีสัญญาณนาฬิกา 50 MHz จาก CLKIN