เครื่องมือสแกนแบบ Boundary
สถาปัตยกรรม Boundary-scan test (BST) นําเสนอความสามารถในการทดสอบส่วนประกอบอย่างมีประสิทธิภาพบน PCB ที่มีการเว้นระยะผู้สนใจแน่น สถาปัตยกรรม BST นี้สามารถทดสอบการเชื่อมต่อพินได้โดยไม่ต้องใช้หัววัดการทดสอบทางกายภาพและเก็บข้อมูลที่ใช้งานได้ในขณะที่อุปกรณ์กําลังทํางานตามปกติ เซลล์ Boundary-scan ในอุปกรณ์สามารถบังคับสัญญาณไปยังพิน หรือจับข้อมูลจากพินหรือสัญญาณลอจิกคอร์ ข้อมูลการทดสอบที่บังคับให้เปลี่ยนเป็นเซลล์สแกนแบบอนุกรม ข้อมูลที่ถูกบันทึกจะถูกเปลี่ยนออกเป็นแบบอนุกรมและจากภายนอกเมื่อเทียบกับผลลัพธ์ที่คาดไว้
เครื่องมือการสแกนแบบ Boundary มีความสามารถในการตั้งโปรแกรมในระบบ (ISP) ซึ่งใช้งานคอนโทรลเลอร์ IEEE Standard 1149.1 สําหรับอุปกรณ์ Intel® FPGA รวมถึงอุปกรณ์ MAX® II, MAX® 3000A, MAX® 7000AE และอุปกรณ์ MAX® 7000B อุปกรณ์เหล่านี้ยังรองรับการเขียนโปรแกรม IEEE 1532 ที่ใช้อินเทอร์เฟซพอร์ตเข้าถึงการทดสอบ (TAP) มาตรฐาน IEEE ที่ใช้ IEEE
เอกสารที่เกี่ยวข้อง
ลิงก์ที่เกี่ยวข้อง
- เรียนรู้เพิ่มเติมเกี่ยวกับโซลูชัน Intel FPGA IEEE 1532 ›
- เรียนรู้เคล็ดลับของ MAX II ›
- การสนับสนุนผู้จําหน่ายเครื่องมือสแกน Boundary-scan ›
- การเขียนโปรแกรม IEEE 1532 ›
- การทดสอบมาตรฐาน Jam และภาษาการเขียนโปรแกรม (STAPL) ›
- การสนับสนุนผู้จัดจําหน่าย Jam STAPL ›
- ผู้ทดสอบในวงจร ›
- การสนับสนุนผู้จัดจําหน่ายสําหรับผู้ทดสอบในวงจร ›
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้