รองรับการเขียนโปรแกรมสําหรับภาษา Jam STAPL

ภาษาโปรแกรมและทดสอบอุปกรณ์ Jam เข้ากันได้กับ PLD ที่มี ISP การสนับสนุนการเขียนโปรแกรมสําหรับ Jam STAPL ให้บริการโดยผู้ขายจํานวนมากขึ้นเรื่อย ๆ

การเขียนโปรแกรมแบบฝังด้วย Jam STAPL

Jam Standard Test and Programming Language (STAPL) ตรงตามข้อกําหนดที่จําเป็นของระบบการเขียนโปรแกรมในระบบผ่านโปรเซสเซอร์แบบฝัง เนื่องจากมีขนาดไฟล์ขนาดเล็ก การใช้งานที่ง่ายดาย และความเป็นอิสระของแพลตฟอร์ม การใช้ Jam STAPL เพื่อการเขียนโปรแกรมในระบบผ่านโปรเซสเซอร์แบบฝังช่วยให้สามารถอัปเกรดในสถานที่ได้อย่างสะดวกสบาย การสร้างต้นแบบการออกแบบที่ง่าย และการผลิตที่รวดเร็ว คุณประโยชน์เหล่านี้ช่วยยืดอายุและเพิ่มคุณภาพและความยืดหยุ่นของผลิตภัณฑ์ปลายทาง นอกจากนี้ยังสามารถลดสินค้าคงคลังของอุปกรณ์ได้โดยไม่จําเป็นต้องสินค้าคงคลังและติดตามอุปกรณ์ที่ตั้งโปรแกรม

วิธีการ

การใช้ Jam STAPL สําหรับการเขียนโปรแกรมในระบบผ่านโปรเซสเซอร์แบบฝังจะเกิดขึ้นในสองขั้นตอน (ตามที่แสดงในรูปที่ 1) ประการแรก เครื่องมือพัฒนา Quartus II จะสร้างซอร์ส®โค้ด Jam STAPL หรือ Jam File (.jam) จากนั้นจะจัดเก็บไว้ในหน่วยความจําระบบ ไฟล์ Jam มีข้อมูลทั้งหมดที่จําเป็นในการเขียนโปรแกรมอุปกรณ์ที่รองรับความสามารถในการเขียนโปรแกรมในระบบ (ISP) รวมถึงอัลกอริธึมการเขียนโปรแกรมและข้อมูลที่จําเป็นในการอัปเกรดอุปกรณ์อย่างน้อยหนึ่งเครื่อง

รูปที่ 1 การเขียนโปรแกรมในระบบโดยใช้ Jam File & Jam Player ผ่านโปรเซสเซอร์แบบฝัง

เกี่ยวกับไฟล์แยม (.jam)

ในโปรแกรมอุปกรณ์ Intel FPGA โดยใช้ Jam STAPL นักออกแบบจะต้องสร้างไฟล์ Jam ด้วยซอฟต์แวร์การพัฒนา Quartus II ก่อน ไม่จําเป็นต้องคอมไพล์การออกแบบที่มีอยู่ใหม่ เนื่องจากซอฟต์แวร์ Quartus II สามารถสร้างแฟ้ม Jam จากแฟ้มวัตถุโปรแกรมเมอร์ (.pof) เมื่อต้องการเก็บแฟ้ม Jam ไว้ในหน่วยความจําแบบอ่านอย่างเดียวที่ตั้งโปรแกรมได้ (EPROM) หรือหน่วยความจําแฟลช จะต้องแปลงแฟ้มนั้นเป็นแฟ้ม Hexadecimal (Intel-format) (.hex) ก่อน หรือไฟล์การเขียนโปรแกรมที่คล้ายกัน แพ็คเกจซอฟต์แวร์โปรเซสเซอร์แบบฝังหรือยูทิลิตีอื่นๆ สามารถแปลงไฟล์ Jam สําหรับ EPROM หรือการเขียนโปรแกรม Flash ได้โดยอัตโนมัติ ในทํานองเดียวกัน โปรแกรมเมอร์ EPROM บางตัวรองรับรูปแบบ "raw binary" หรือ "ไบนารีสัมบูรณ์" ซึ่งช่วยให้โปรแกรมเมอร์สามารถอ่าน Jam File ได้โดยตรงโดยไม่ต้องแปลง

รูปที่ 2 อธิบายวิธีการสร้างไฟล์ Jam สําหรับการเขียนโปรแกรมในระบบ

รูปที่ 2 การสร้างไฟล์ Jam

เกี่ยวกับโปรแกรมเล่นแยม

Jam Player เป็นโปรแกรม C ที่แยกวิเคราะห์แฟ้ม Jam ตีความคําสั่ง Jam STAPL แต่ละคําสั่ง และอ่านและเขียนข้อมูลไปยังและจากห่วงโซ่ JTAG ตัวแปรที่ประมวลผลโดย Jam Player ขึ้นอยู่กับตัวแปรรายการการเริ่มต้นที่แสดงในขณะที่ดําเนินการ เนื่องจากแต่ละแอปพลิเคชันมีข้อกําหนดเฉพาะ ซอร์สโค้ด Jam Player จึงสามารถแก้ไขได้อย่างง่ายดาย

รูปที่ 3 แสดงโครงสร้างซอร์สโค้ด Jam Player

รูปที่ 3 โครงสร้างซอร์สโค้ด Jam Player

โน้ต:

  1. TCK, TMS, TDI และ TDO เป็นพิน JTAG I/O

โปรแกรมหลักทําหน้าที่พื้นฐานทั้งหมดของ Jam Player โดยไม่ต้องแก้ไข ต้องปรับเปลี่ยนเฉพาะฟังก์ชัน I/O เท่านั้น ไฟล์เหล่านี้อยู่ในไฟล์ jamstub.c ดังที่แสดงในรูปที่ 3 และรวมถึงฟังก์ชันที่ระบุที่อยู่ไปยังพิน I/O กิจวัตรการหน่วงเวลา ฟังก์ชันเฉพาะระบบปฏิบัติการ และกิจวัตรสําหรับพิน I/O ของไฟล์ ฟังก์ชันเหล่านี้สามารถปรับแต่งได้โดยเพียงแค่แก้ไขไฟล์ jamstub.c เพื่อรวบรวมซอร์สโค้ดเพื่อใช้บนแพลตฟอร์มใด ๆ

Jam Player อยู่ในหน่วยความจําระบบอย่างถาวร ซึ่งจะแปลงคําสั่งที่ได้รับในแฟ้ม Jam และสร้างสตรีมข้อมูลไบนารีสําหรับการเขียนโปรแกรมอุปกรณ์ โครงสร้างนี้จํากัดการอัปเกรดทั้งหมดเป็นไฟล์ Jam และช่วยให้ Jam Player สามารถปรับให้เข้ากับสถาปัตยกรรมระบบใดก็ได้

คําถามที่ถูกถามบ่อย

ISP & Jam STAPL

Jam Standard Test and Programming Language (STAPL) สร้างโดยวิศวกร Intel® FPGA และได้รับการสนับสนุนโดยกลุ่มผู้ผลิตอุปกรณ์ลอจิกแบบตั้งโปรแกรม (PLD) ผู้ผลิตอุปกรณ์การเขียนโปรแกรม และผู้ผลิตอุปกรณ์ทดสอบ Jam STAPL ถูกนํามาใช้เป็นมาตรฐาน JEDEC JESD-71 ในเดือนสิงหาคม 1999

Jam STAPL จะแก้ไขปัญหาที่นักออกแบบต้องเผชิญเมื่อตั้งโปรแกรม PLD ในระบบ ปัญหาเหล่านี้รวมถึงรูปแบบไฟล์กรรมสิทธิ์ อัลกอริธึมการเขียนโปรแกรมเฉพาะผู้จําหน่าย ขนาดไฟล์ที่ใหญ่ และเวลาการเขียนโปรแกรมที่ยาวนาน Jam STAPL เป็นก้าวสําคัญในการจัดหามาตรฐานระดับซอฟต์แวร์สําหรับการเขียนโปรแกรมในระบบ (ISP)

Jam STAPL ทํางานอย่างไร

โซลูชันการเขียนโปรแกรม Jam STAPL ประกอบด้วยสองส่วนประกอบ: Jam Composer และ Jam Player

Jam Composer เป็นโปรแกรมซอฟต์แวร์ที่โดยทั่วไปเขียนขึ้นโดยผู้จําหน่ายลอจิกที่ตั้งโปรแกรมได้ที่เขียนไฟล์ Jam (.jam) ที่มีข้อมูลผู้ใช้และอัลกอริธึมการเขียนโปรแกรมที่จําเป็นในการเขียนโปรแกรมการออกแบบลงในอุปกรณ์

Jam Player เป็นซอฟต์แวร์ที่อ่านไฟล์ Jam และใช้เวกเตอร์สําหรับการเขียนโปรแกรมและทดสอบอุปกรณ์ในห่วงโซ่ JTAG นักพัฒนาระบบแบบฝังยังสามารถใช้ Jam Player เพื่อโปรแกรมอุปกรณ์ในระบบของพวกเขาได้อีกด้วย ซอร์สโค้ดส่วนใหญ่ที่จําเป็นสําหรับ Jam Player มีอยู่ในชุดนักพัฒนา Jam STAPL ที่มีจําหน่ายจากเว็บไซต์ Jam STAPL กิจวัตรซอฟต์แวร์เดียวที่จําเป็นในการดําเนินการ Jam Player ให้เสร็จคือสิ่งที่จําเป็นในการเข้าถึงห่วงโซ่ JTAG รูปที่ 1 แสดงโฟลว์ Jam STAPL พื้นฐาน

เอกสาร

คําถามที่ถูกถามบ่อย

การสนับสนุนการเขียนโปรแกรม Jam: เทคโนโลยี JTAG

JTAG Technologies* ส่งมอบโซลูชันการเขียนโปรแกรมในระบบและการทดสอบ PCB ที่หลากหลายตามมาตรฐาน Boundary-Scan IEEE Standard 1149.1 และมาตรฐานที่เกี่ยวข้อง รวมถึง IEEE 1532 โซลูชันเหล่านี้ครอบคลุมทุกขั้นตอนการพัฒนา รวมถึงการสนับสนุนการออกแบบ การดีบักต้นแบบ การผลิตและการซ่อมแซม

การพัฒนาโปรแกรม PLD

ผลิตภัณฑ์ JTAG Technologies* รองรับการเขียนโปรแกรมอุปกรณ์ลอจิกแบบตั้งโปรแกรม (PLD) รวมถึงรูปแบบ การเขียนโปรแกรมและการทดสอบภาษามาตรฐาน JAM (STAPL) และ Serial Vector File (.svf) จึงมีความสามารถในการตั้งโปรแกรมสําหรับ Intel® FPGA MAX® II, MAX 7000 และ MAX 3000A โดยไม่คํานึงถึงประเภทอุปกรณ์ แบรนด์ หรือรูปแบบที่ใช้ ระบบจะแสดงอินเทอร์เฟซทั่วไปสําหรับผู้ใช้ หลีกเลี่ยงการเพิ่มขยายของเครื่องมือ ไฟล์ที่สร้างอย่างรวดเร็วดําเนินการทํางานของอุปกรณ์ทั้งหมดบนบอร์ด เช่น การลบ การตรวจสอบที่ว่างเปล่า การเขียนโปรแกรม การตรวจสอบ การรักษาความปลอดภัย การเขียนโปรแกรมฟิวส์ความปลอดภัย และการอ่านโค้ดผู้ใช้

ระบบการพัฒนา JTAG ProVision* รองรับการกําหนดค่าสแกนเชนที่หลากหลาย ตั้งแต่โครงสร้างห่วงโซ่เดียวไปจนถึงสถาปัตยกรรมการสแกนตามลําดับขั้นหลายระดับหลายห่วงโซ่ สแกนห่วงโซ่ที่มีความยาวใดก็ได้ พร้อมการกําหนดค่าที่ปลอดภัยอัตโนมัติของบอร์ดระหว่างการเขียนโปรแกรม PLD ซอฟต์แวร์ GUI จะแนะนําคุณในการตรวจสอบไฟล์ภาษาคําอธิบายการสแกนขอบเขต (BSDL) ทดสอบห่วงโซ่การสแกนตามขอบเขตของบอร์ด และดําเนินการฟังก์ชันการตั้งโปรแกรม

การสนับสนุนด้านการผลิต

แอปพลิเคชั่นการเขียนโปรแกรม PLD ของ JTAG Technologies ทํางานบนคอนโทรลเลอร์ฮาร์ดแวร์ที่เข้ากันได้อย่างสมบูรณ์ที่หลากหลายในสภาพแวดล้อมการทํางานที่หลากหลาย อินเทอร์เฟซพร้อมใช้งานสําหรับ PCI*, PXI, USB, Ethernet, FireWire, ISA และ VXI สภาพแวดล้อมการผลิตประกอบด้วย:

  • พีซีหรือเวิร์กสเตชันแบบสแตนด์อโลนพร้อมอินเทอร์เฟซกราฟิกที่ใช้งานง่ายสําหรับการจัดลําดับ
  • การผสานรวมอย่างสมบูรณ์ภายในขั้นตอนการผลิตที่มีอยู่ เช่น การทดสอบการทํางาน การใช้แอปพลิเคชันที่ใช้ไลบรารีลิงก์แบบไดนามิก (ใช้ DLL)
  • รองรับการผนวกรวมการตั้งโปรแกรม PLD ภายใน National Instruments LabWindows/CVI, แพลตฟอร์ม LabVIEW หรือ NI TestStand

เครื่องมือของ JTAG Technologies ช่วยให้การเขียนโปรแกรม PLD สามารถจัดลําดับกับแอพพลิเคชั่นสแกนขอบเขตที่ทรงพลังอื่นๆ เช่น การทดสอบบอร์ดและการตั้งโปรแกรมแฟลชในระบบ มีระดับการอนุญาตหลายระดับให้สําหรับผู้ให้บริการ ช่างเทคนิค และวิศวกร พนักงานฝ่ายผลิตได้รับประโยชน์จากการมีการควบคุมที่ง่ายและรวดเร็ว โดยทั่วไปผ่านการดําเนินการด้วยปุ่มเดียวและรายงานการดําเนินการที่สรุปผลลัพธ์

การสนับสนุนผู้จําหน่ายภาษา Jam STAPL

Jam Standard Test and Programming Language (STAPL) เข้ากันได้กับอุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ (PLD) ที่มีความสามารถในการเขียนโปรแกรมในระบบ (ISP) Jam STAPL เป็นก้าวสําคัญในการจัดหามาตรฐานระดับซอฟต์แวร์สําหรับการเขียนโปรแกรมในระบบ การสนับสนุนการเขียนโปรแกรมสําหรับ Jam STAPL ให้บริการโดยผู้ขายจํานวนมากขึ้นเรื่อย ๆ

คําอธิบายเวนเดอร์
ASSET InterTech, Inc.
  • ตระกูลผลิตภัณฑ์ของบริษัทที่เรียกรวมกันว่า ScanWorks* ให้ชุดเครื่องมือที่มีประสิทธิภาพในการเข้าถึง จัดการ และจัดการเส้นทางสแกนตามขอบเขต ทําให้สามารถใช้เครื่องมือ ScanWorks เพื่อโปรแกรมอุปกรณ์ในเส้นทางสแกนที่เรียบง่ายหรือซับซ้อน เครื่องมือ ASSET ถูกใช้เพื่อเขียนโปรแกรมอุปกรณ์ที่ตั้งโปรแกรมได้ในระบบ เช่น อุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ (PLD) FPGAs และหน่วยความจําแฟลชมานานแล้ว เครื่องมือของ ASSET รองรับความสามารถในการตั้งโปรแกรมในระบบ (ISP) ตลอดอายุการใช้งานของผลิตภัณฑ์ ตั้งแต่กระบวนการออกแบบ/ดีบัก ไปจนถึงกระบวนการผลิต/ประกอบ ไปจนถึงการซ่อมแซมระบบและการตั้งโปรแกรมใหม่ในภาคสนาม
  • คุณสมบัติ ScanWorks* ISP ถูกนํามาใช้เป็น ScanWorks Actions เช่นเดียวกับคุณสมบัติการทดสอบ JTAG ซึ่งทําให้สามารถทําการทดสอบและตั้งโปรแกรมบนแพลตฟอร์มการทดสอบเดียวกันและจากโปรแกรมแอปพลิเคชันเดียวกัน รองรับ ScanWorks ISP พร้อมตัวเลือกฮาร์ดแวร์ ScanWorks ทั้งหมด
Corelis, Inc.
  • Corelis* ScanExpress ช่วยให้สามารถทดสอบ (gang) และการเขียนโปรแกรม CPLD และอุปกรณ์แฟลชในระบบได้พร้อมกันสําหรับหลายบอร์ดโดยใช้พีซีเครื่องเดียวและโอเปอเรเตอร์เดี่ยว ScanExpress ตอบสนองแอพพลิเคชั่นสแกนขอบเขตความเร็วสูงมากและการผลิตที่มีปริมาณมาก ตระกูลผลิตภัณฑ์ ScanExpress เพิ่มปริมาณงานการทดสอบและการเขียนโปรแกรมในระบบอย่างมากโดยใช้เทคนิคที่เป็นนวัตกรรมและเป็นกรรมสิทธิ์
GÖPEL Electronic
  • Goepel Electronics ส่งมอบผลิตภัณฑ์ซอฟต์แวร์และฮาร์ดแวร์สําหรับโซลูชันการสแกนตามขอบเขตมาตรฐาน IEEE ขั้นสูง 1149.x (JTAG) ผลิตภัณฑ์ประกอบด้วยแพลตฟอร์มฮาร์ดแวร์ SCANFLEX ที่ได้รับรางวัลและสภาพแวดล้อมการพัฒนาแบบบูรณาการ CASCON สําหรับการทดสอบ JTAG/boundary-scan test (BST) และแอปพลิเคชันในระบบแบบขยายและมาตรฐาน
เทคโนโลยี JTAG
  • ผลิตภัณฑ์ JTAG Technologies* รองรับการเขียนโปรแกรมอุปกรณ์ลอจิกแบบตั้งโปรแกรม (PLD) รวมถึงรูปแบบ JAM standard programming and test language (STAPL) และ Serial Vector File (.svf)
ระบบทั่วไป
  • เครื่องเล่น Jam Standard Test and Programming Language (STAPL) รองรับบนคู่มือ SG และระบบการตั้งโปรแกรมอัตโนมัติ รุ่น SG หลักประกอบด้วยโปรแกรมเมอร์ด้วยตนเอง T9600 และ AP520, ระบบการตั้งโปรแกรมอัตโนมัติ AP600
ดูทั้งหมด แสดงน้อยลง

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้