การเขียนโปรแกรม IEEE 1532
มาตรฐานความสามารถในการโปรแกรมในระบบ IEEE 1532 (ISP) มีวัตถุประสงค์เพื่อลดความซับซ้อนของการสนับสนุนการผลิตสําหรับอุปกรณ์ ISP ข้อกําหนด IEEE 1532 ช่วยให้สามารถเขียนโปรแกรมพร้อมกันในระบบของอุปกรณ์หลายเครื่องเพื่อลดเวลาในการเขียนโปรแกรมการผลิต มาตรฐานนี้สร้างขึ้นตามมาตรฐานสถาปัตยกรรมสแกนขอบเขต 1149.1 JTAG โดยแก้ไขปัญหาทั้งซิลิคอนและซอฟต์แวร์เพื่อสร้างสภาพแวดล้อม ISP ที่เรียบง่ายและเป็นเนื้อเดียวกัน มาตรฐานระบุแพลตฟอร์มซอฟต์แวร์ทั่วไปสําหรับการเขียนโปรแกรมอุปกรณ์ประเภทต่างๆรวมถึงอุปกรณ์หน่วยความจําและอุปกรณ์ตรรกะที่ตั้งโปรแกรมได้ (PLDs) ช่วยให้สามารถเขียนโปรแกรมได้ทั่วไปสําหรับอุปกรณ์ที่ตรงตามมาตรฐาน IEEE 1532 ทั้งหมดบนบอร์ดระบบ
มาตรฐาน IEEE 1532 เสริมด้วยภาษาทดสอบมาตรฐานและการเขียนโปรแกรมมาตรฐาน Jam (STAPL) ที่ได้รับการรับรองจาก JEDEC มาตรฐาน IEEE 1532 เป็นมาตรฐานฮาร์ดแวร์ที่กําหนดอัลกอริทึม ISP ที่แท้จริงสําหรับแต่ละอุปกรณ์ในขณะที่ Jam STAPL เป็นมาตรฐานซอฟต์แวร์ที่กําหนดรูปแบบไฟล์ที่จัดเก็บข้อมูลการเขียนโปรแกรมสําหรับห่วงโซ่ของอุปกรณ์
เอกสารที่เกี่ยวข้อง
การเชื่อมโยงที่เกี่ยวข้อง
- เรียนรู้เกี่ยวกับโซลูชัน Intel FPGA IEEE 1532 ›
- แก้ปัญหาทางเทคนิคด้วยตัวแก้ไขปัญหาออนไลน์ ›
- ไอเอสพี & แยม สตาพแอล ›
- การสนับสนุนผู้จัดจําหน่าย Jam STAPL ›
- เครื่องมือสแกนขอบเขต ›
- การสนับสนุนผู้ขายเครื่องมือสแกนขอบเขต ›
- เครื่องทดสอบในวงจร ›
- การสนับสนุนผู้จัดจําหน่ายเครื่องทดสอบในวงจร ›
- ไฟล์ BSDL ที่เป็นไปตามมาตรฐาน IEEE 1532 ›
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้