การควบคุมการกักแบบหลายแกนแบบ Drive-on-a-Chip

แนะนําสําหรับ:

  • อุปกรณ์: Cyclone® V

  • อุปกรณ์: Intel® MAX® 10

  • Quartus®: v15.0 - v17.0

author-image

By

ภาพรวม

การออกแบบอ้างอิงการควบคุมแบบใช้ไดรฟ์บนชิป Intel เป็นระบบไดรฟ์ในตัวบน V SoC หรือ Intel® MAX® 10 Cyclone®เดียว การออกแบบนี้ปรับใช้การควบคุมที่มุ่งเน้นฟิลด์แบบแกนเดียวและหลายแกน (FOC) ที่สนับสนุนการควบคุมพร้อมกันของแม่เหล็กซิงโครนัสได้สูงสุด 4 ตัวแบบถาวร การออกแบบอ้างอิงแสดงให้เห็นถึงขั้นตอนการออกแบบที่เน้นซอฟต์แวร์เป็นศูนย์กลางสําหรับการควบคุมแบบเชิงพื้นที่บนFPGAs โดยตั้งเป้าไปที่ระบบฮาร์ดโปรเซสเซอร์ Dual Arm* Cortex*-A9 หรือโปรเซสเซอร์ซอฟต์คอร์ Nios® II เป็นโฮสต์ของระบบไดรฟ์ที่รวมเข้ากับโปรเซสเซอร์ร่วม DSP และ IP อินเทอร์เฟซควบคุมที่สําคัญในFPGA ซึ่งแสดงให้เห็นถึงความสามารถในการปรับขนาดที่คุ้มค่าของการออกแบบไดรฟ์บนชิปในตัวในตระกูลCyclone®ของ Intel และเป็นจุดเริ่มต้นที่ยอดเยี่ยมสําหรับการออกแบบระบบไดรฟ์ของคุณเอง

คุณสมบัติ

  • ระบบซอฟต์แวร์ที่สมบูรณ์ที่ทํางานบนระบบฮาร์ดโปรเซสเซอร์ Cortex-A9 แบบคู่หรือโปรเซสเซอร์Nios II ดําเนินการควบคุมและกําหนดค่าระดับสูง (นอกเหนือจากการปิดตําแหน่งและลูปความเร็ว)
  • การใช้งาน FOC เฉพาะซอฟต์แวร์และFPGAที่เร่งความเร็วซึ่งผสานรวมตําแหน่งและลูปความเร็วในซอฟต์แวร์ที่มีความหน่วงต่ําพิเศษและลูปควบคุมปัจจุบันประสิทธิภาพสูงในFPGAในฐานะโปรเซสเซอร์ร่วม DSP
  • ระบบย่อย FOC IP ที่ปรับแต่งและกําหนดค่าโดยซอฟต์แวร์ได้, ปรับแต่งได้ใน DSP Builder พร้อมรองรับการใช้งานความแม่นยําจุดคงที่และจุดลอยตัว
  • ผสานรวมฟังก์ชันการควบคุมที่สําคัญเช่นการกล้ําสัญญาณเวกเตอร์อวกาศแบบความกว้างของเวกเตอร์ (PWM), อินเทอร์เฟซ Sigma-Delta ADC และตรรกะตัวกรอง และอินเทอร์เฟซตัวเข้ารหัสข้อเสนอแนะตําแหน่งในFPGA ทั้งหมดอยู่ภายใต้การควบคุมของซอฟต์แวร์

ข้อกําหนดด้านฮาร์ดแวร์

  • บอร์ดควบคุม Intel MultiaxisAxis พร้อมชุดพัฒนา Cyclone V หรือชุดพัฒนา INK จาก Terasic

ข้อกําหนดซอฟต์แวร์

Intel® Quartus® Software เวอร์ชัน 17.0 หรือใหม่กว่าพร้อมคุณสมบัติต่อไปนี้:

แผนภาพบล็อก

การออกแบบอ้างอิงตามที่แสดงใน รูปภาพที่ 1 ใช้อัลกอริธึมการควบคุมเชิงฟิลด์ที่กําหนดค่าโดยซอฟต์แวร์ได้ (FOC) เพื่อการควบคุมพร้อมกันของแม่เหล็กซิงโครนัสถาวรได้สูงสุดสองตัวที่รวมเข้ากับทรัพย์สินทางปัญญา (IP) อินเทอร์เฟซควบคุมที่สําคัญ

รูปภาพที่ 1 แผนผังบล็อกการออกแบบอ้างอิงไดรฟ์บนชิป

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้