MAX® V CPLD

MAX® V CPLDs นำเสนอสถาปัตยกรรมที่ไม่ลบเลือนที่ไม่ซ้ำใคร ให้พลังงานต่ำและคุณลักษณะบนชิป เหมาะสำหรับแอพพลิเคชั่นที่เน้น Intel Edge เป็นศูนย์กลาง

ดูเพิ่มเติม: MAX® V CPLDs ซอฟต์แวร์การออกแบบ, ดาวน์โหลด, ชุมชน และ การสนับสนุน

MAX® V CPLD

สถาปัตยกรรม

ด้วยการใช้ประโยชน์จากสถาปัตยกรรม MAX® II ที่ประสบความสำเร็จ อุปกรณ์ MAX® V ได้รวมเอาคุณลักษณะ CPLD แบบอินสแตนซ์ออนและไม่ลบเลือนกับคุณลักษณะขั้นสูงที่มักพบใน FPGA หน่วยความจำบนชิป และออสซิลเลเตอร์ภายใน

ออกแบบมาสำหรับต้นทุนต่ำ

MAX® V CPLD สร้างขึ้นโดยใช้กระบวนการผลิตต้นทุนต่ำรวมกับแพ็คเกจยอดนิยมราคาประหยัดที่คัดสรรมา การจัดเรียง I/O Pad แบบจำกัดเฉพาะแผ่นทำให้ได้ขนาดแม่พิมพ์ที่เล็ก เช่นเดียวกับพินที่มีต้นทุนต่อ I/O ต่ำ

ออกแบบร่วมกับซอฟต์แวร์ Quartus Prime

เพื่อลดความซับซ้อนของกระบวนการเพิ่มประสิทธิภาพการออกแบบ สถาปัตยกรรม MAX® V CPLD และอัลกอริธึมการปรับซอฟต์แวร์ Quartus® Prime ได้รับการปรับปรุงร่วมกันเพื่อเพิ่มประสิทธิภาพ tPD, tCO, tSU และ fMAX โดยยึดหมุดไว้ เมื่อฟังก์ชันการออกแบบเปลี่ยนไป ซอฟต์แวร์ Quartus Prime จะปรับปรุงความสามารถในการตอบสนองหรือทำได้เกินข้อกำหนดด้านประสิทธิภาพโดยใช้การกำหนดพินที่ล็อกและโฟลว์การรวบรวมปุ่มกด MAX® V CPLDs ทั้งหมดได้รับการสนับสนุนโดย ซอฟต์แวร์ Quartus® Prime Lite Edition ฟรี