เอฟพีจีเอ Intel® Stratix® 10 H-Tile Hard IP สำหรับคอร์ IP เอฟพีจีเอ Intel® อีเธอร์เน็ต

อุปกรณ์ผลิตเอฟพีจีเอ Intel® Stratix® 10 H-Tile รวมถึงชุดโปรโตคอลที่กำหนดค่าได้ สำหรับอีเธอร์เน็ตที่ตรงตามข้อกำหนดของมาตรฐานอีเธอร์เน็ตความเร็วสูง IEEE 802.3

อ่านคู่มือผู้ใช้ Intel® Stratix® 10 FPGA H-Tile Hard IP สำหรับ Ethernet IP Core ›

เอฟพีจีเอ Intel® Stratix® 10 H-Tile Hard IP สำหรับคอร์ IP เอฟพีจีเอ Intel® อีเธอร์เน็ต

ข้อมูลการสั่ง

รหัสการสั่งซื้อ

IP-ETH-HTILEHIP: Base H-tile Ethernet Hard IP

IP-ETH-HTILEKRCR: สำหรับการเปิดใช้งาน KR/CR

เมตริกคุณภาพ IP

เบื้องต้น

ปีที่ IP เปิดตัวครั้งแรก

2017

รองรับซอฟต์แวร์ Intel Quartus Prime เวอร์ชันแรก

16.1

สถานะ

การผลิต

สินค้าส่งมอบ

สินค้าที่ส่งมอบให้ลูกค้ามีดังต่อไปนี้:

ไฟล์การออกแบบ (ซอร์สโค้ดที่เข้ารหัส หรือ Netlist หลังการสังเคราะห์)

โมเดลการจำลองสำหรับ ModelSim*- Intel FPGA Edition

ข้อจำกัดด้านเวลา และ/หรือเลย์เอาท์

เอกสารที่มีการควบคุมการแก้ไข

ไฟล์ Readme

Y

สินค้าส่งมอบเพิ่มเติมใดๆ ของลูกค้าที่มาพร้อมกับ IP

ไม่ระบุ

การกำหนดพารามิเตอร์ GUI อนุญาตให้ผู้ใช้กำหนดค่า IP ได้

Y

เปิดใช้งานคอร์ IP สำหรับการสนับสนุนโหมดการประเมินผล IP เอฟพีจีเอ Intel

Y

ภาษาต้นทาง

Verilog

ภาษา Testbench

ไม่ระบุ

มีไดรเวอร์ซอฟต์แวร์ให้

N

รองรับระบบปฏิบัติการไดรเวอร์

ไม่ระบุ

การปรับใช้

อินเตอร์เฟซสำหรับผู้ใช้

Avalon®-ST (พาธข้อมูล), Avalon-MM (การจัดการ)

ข้อมูลเมตา IP-XACT

N

การตรวจรับรอง

รองรับการจำลอง

Mentor Graphics*, Synopsys*, Cadence*

ตรวจสอบฮาร์ดแวร์แล้ว

เอฟพีจีเอ Intel Stratix 10

ดำเนินการทดสอบความสอดคล้องตามมาตรฐานอุตสาหกรรมแล้ว

N

หากมี มีการทดสอบใดบ้าง

ไม่ระบุ

หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง

ไม่ระบุ

หากมี ระบุวันที่ที่ดำเนินการ

ไม่ระบุ

หากไม่มี นี่มีการวางแผนไว้หรือไม่

Y

ความสามารถในการใช้งานร่วมกัน

IP Core ได้ผ่านการทดสอบการทำงานร่วมกัน

Y

หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง

เอฟพีจีเอ Intel Stratix 10 MX

มีรายงานการทำงานร่วมกัน

N