คอร์ IP เอฟพีจีเอ Intel® DisplayPort
ตอนนี้ Intel ให้คอร์ IP เอฟพีจีเอ Intel® VESA-compliant DisplayPort v1.4 แบบเต็มพิกัด คอร์ DisplayPort นั้นพบเห็นได้ในผลิตภัณฑ์บริการที่เกี่ยวข้องกับวิดีโอแอปพลิเคชันหลากหลาย และมีคุณสมบัติดังนี้:
- รองรับ HBR3 และแบนด์วิธรวม 32.4 - 8.1 Gbps ต่อเลน
- Display Stream Compression (DSC) แห่งอนาคตที่ทำให้ 8k60 เกิดขึ้นได้
- ปลั๊กแอนด์เพลย์เข้ากับคอร์ทรัพย์สินทางปัญญา (IP) วิดีโอ Intel อื่นๆ
อ่านคู่มือผู้ใช้ตัวอย่างการออกแบบ IP เอฟพีจีเอ Intel Arria 10 DisplayPort ›
คอร์ IP เอฟพีจีเอ Intel® DisplayPort
รายการเข้าใหม่ - DisplayPort IP v1.4
ตอนนี้ Intel ให้คอร์ IP เอฟพีจีเอ Intel® VESA-compliant DisplayPort v1.4 แบบเต็มพิกัด คอร์ DisplayPort นั้นพบเห็นได้ในผลิตภัณฑ์บริการที่เกี่ยวข้องกับวิดีโอแอปพลิเคชันหลากหลาย และมีคุณสมบัติดังนี้:
รองรับ HBR3 และแบนด์วิธรวม 32.4 - 8.1 Gbps ต่อเลน
Display Stream Compression (DSC) แห่งอนาคตที่ทำให้ 8k60 เกิดขึ้นได้
ปลั๊กแอนด์เพลย์เข้ากับคอร์ทรัพย์สินทางปัญญา (IP) วิดีโอ Intel อื่นๆ
เริ่มการพัฒนากับคอร์ IP เอฟพีจีเอ Intel DisplayPort วันนี้!
DisplayPort คือมาตรฐานอินเตอร์เฟซความเร็วสูงสำหรับวิดีโอและออดิโอที่รองรับผ่านผู้นำในอุตสาหกรรม ไม่ว่าจะเป็นการใช้ในการออกอากาศ สำหรับผู้บริโภค ทางการแพทย์ และทางการทหาร โดยส่วนใหญ่จะใช้เพื่อเชื่อมต่อแหล่งที่มาของวิดีโอไปยังอุปกรณ์แสดงผลเช่นจอคอมพิวเตอร์
คอร์ IP เอฟพีจีเอ Intel® DisplayPort มีข้อได้เปรียบดังนี้:
- แบนด์วิธที่สูงกว่าด้วย DisplayPort v1.4
- มาตรฐาน Royalty-free
- การถ่ายโอนข้อมูลทั้งสี่เลน
- สายเคเบิลที่ต่อเข้าเพื่อการเชื่อมต่อที่แน่นหนา
- Multi-Stream Transport ในการใช้งานหลายหน้าจอจากเคเบิลเดี่ยว
คอร์ IP เอฟพีจีเอ Intel VESA-certified DisplayPort ปรับใช้เครื่องรับและเครื่องส่งต่อเลน ด้วยเลนข้อมูลดิฟเฟอเรนเชียล 1, 2 หรือ 4 1.62, 2.7, 5.4, หรือ 8.1 Gbps HDCP-encrypted transmission สามารถรวมอยู่ใน IP ของเราผ่านคอร์ HDCP เอฟพีจีเอ Intel® ที่ออกใหม่ DSC สามารถรวมอยู่ใน IP ของเราผ่านหนึ่งในพาร์ทเนอร์ของ Intel สำหรับข้อมูลเพิ่มเติม ติดต่อ ฺBitec
คุณสมบัติ
| คุณสมบัติของ IP Core | คำอธิบาย |
|---|---|
| ลิงค์ข้อมูลหลักที่ปรับขนาดได้ |
|
| การรองรับสี |
|
| อินเทอร์เฟซข้อมูลตัวรับส่งสัญญาณ | 40 บิต (สัญลักษณ์ quad) หรือ 20 บิต (สัญลักษณ์ dual) |
| พิกเซลต่อสัญญาณนาฬิกา | 1 2 หรือ 4 พิกเซลต่อสัญญาณนาฬิกา |
| ระบบเสียง | 2 หรือ 8 ช่องออดิโอแบบฝัง |
| Multistream transfer | 1 ถึง 4 ซอร์ส และ sink video stream |
| HDCP [หมายเหตุ: คุณลักษณะ High-bandwidth Digital Content Protection (HDCP) จะไม่มีรวมอยู่ในซอฟต์แวร์ Intel Quartus Prime Pro Edition เพื่อเข้าถึงคุณลักษณะ HDCP ติดต่อ Intel] | รองรับ HDCP 1.3 และ HDCP2.3 |
การสนับสนุนอุปกรณ์
| เอฟพีจีเอ | โหมด 20 บิต อัตราลิงค์สูงสุด |
โหมด 40 บิต อัตราลิงค์สูงสุด |
เวอร์ชั่น |
|---|---|---|---|
| Intel® Stratix® 10 | 5.4 Gbps | 8.1 Gbps | v1.2a/v1.4 |
| Intel® Cyclone® 10 | 5.4 Gbps | 8.1 Gbps | v1.2a/v1.4 |
| Intel® Arria® 10 | 5.4 Gbps | 8.1 Gbps [หมายเหตุ: DP1.4 (8.1G) บน Arria 10 นั้นรองรับได้บน Quartus Prime Pro edition เท่านั้น Quartus Prime Standard edition รองรับได้ถึง DP1.2 (5.4G)] | v1.2a/v1.4 |
| Cyclone® V | 2.7 Gbps | 2.7 Gbps | v1.1 |
| Arria® V GX | 2.7 Gbps | 5.4 Gbps | v1.2a |
| Arria V GZ | 5.4 Gbps | 5.4 Gbps | v1.2a |
| Stratix® V | 5.4 Gbps | 5.4 Gbps | v1.2a |
เมตริกคุณภาพ
| เบื้องต้น | |
|---|---|
| ปีที่ IP เปิดตัวครั้งแรก | 2012 |
| รองรับซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชันล่าสุดหรือไม่ | ใช่ |
| สถานะ | การผลิต |
| สินค้าส่งมอบ | |
สินค้าที่ส่งมอบให้ลูกค้ามีดังต่อไปนี้:
|
|
| สินค้าส่งมอบเพิ่มเติมใดๆ ของลูกค้าที่มาพร้อมกับ IP | ไม่มี |
| การกำหนดพารามิเตอร์ GUI อนุญาตให้ผู้ใช้กำหนดค่า IP ได้ | ใช่ |
| IP Core ถูกเปิดใช้งานเพื่อรองรับโหมดการประเมินผลของ Intel FPGA IP | ใช่ |
| ภาษาต้นทาง | ทั้ง Verilog และ VHDL |
| ภาษา Testbench | ทั้ง Verilog และ VHDL |
| มีไดรเวอร์ซอฟต์แวร์ให้ | ไม่ใช่ |
| การสนับสนุนไดรเวอร์ระบบปฏิบัติการ (OS) | ไม่ระบุ |
| การปรับใช้ | |
| อินเตอร์เฟซสำหรับผู้ใช้ | อื่นๆ (ข้อมูลวิดีโอ) |
| ข้อมูลเมตา IP-XACT | ไม่ใช่ |
| การตรวจรับรอง | |
| รองรับการจำลอง | ModelSim*, VCS, Riviera-PRO, Xcelium |
| ตรวจสอบฮาร์ดแวร์แล้ว | Intel® Stratix® 10, Intel® Cyclone® 10, Intel® Arria® 10, Stratix® V, Cyclone® V, Arria® V GX และ Arria® V GZ |
| ดำเนินการทดสอบความสอดคล้องตามมาตรฐานอุตสาหกรรมแล้ว | ใช่ |
| หากมี มีการทดสอบใดบ้าง | VESA DisplayPort Link Layer CTS |
| หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง | Intel Arria 10 และ Arria V |
| หากไม่มี นี่มีการวางแผนไว้หรือไม่ | ไม่ระบุ |
| ความสามารถในการใช้งานร่วมกัน | |
| IP Core ได้ผ่านการทดสอบการทำงานร่วมกัน | ใช่ |
| หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง | Intel Stratix 10, Cyclone 10, Intel Arria 10, Stratix V, Cyclone V และ Arria V |
| มีรายงานการทำงานร่วมกัน | ติดต่อฝ่ายขาย |
เริ่มต้นใช้งาน
ตัวอย่างการออกแบบและชุดเครื่องมือพัฒนา
ตัวอย่างการออกแบบต่อไปนี้มีให้คุณใช้รันชุดเครื่องมือพัฒนา ไดอะแกรมบล็อกจะแสดงด้านล่าง
Intel และ Quartus เป็นเครื่องหมายการค้าของ Intel Corporation และบริษัทในสังกัดในสหรัฐอเมริกา และ/หรือประเทศอื่นๆ
แหล่งข้อมูลเพิ่มเติม
ค้นหา IP Core
ค้นหา Core ทรัพย์สินทางปัญญาของ Intel® FPGA ที่เหมาะกับความต้องการของคุณ
การสนับสนุนด้านเทคนิค
สำหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ การสนับสนุนระดับพรีเมียมจาก Intel® นอกจากนี้ คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ในศูนย์ความรู้และชุมชน
การประเมินและการซื้อ IP Core
ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของ Intel® FPGA
การออกแบบด้วย IP Core ของ Intel® FPGA
เรียนรู้เพิ่มเติมเกี่ยวกับการออกแบบด้วย IP ของ Intel® FPGA ซึ่งเป็น Core พร้อมใช้งานที่มีให้เลือกหลากหลายและได้รับการปรับแต่งมาสำหรับใช้กับ Intel® FPGA
IP Base Suite
ฟรีสิทธิ์การใช้งาน IP Core ของ Intel FPGA พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Intel® Quartus® Prime รุ่น Standard หรือรุ่น Pro
I-Tested
Intel จะมอบใบรับรองการทดสอบการทำงานร่วมกันหรือ I-Tested ให้กับ IP Core ของสมาชิกเครือข่าย IP Core ของ Intel FPGA หรือ Intel FPGA Design Solutions ที่ผ่านการตรวจสอบ
IP Core ของพาร์ทเนอร์ Intel® FPGA
เรียกดูแคตตาล็อก Core ทรัพย์สินทางปัญญาของพาร์ทเนอร์ Intel® FPGA ใน Intel® Solutions Marketplace
ตัวอย่างการออกแบบ
ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์ Intel® FPGA
การรับรอง IP Core
Intel มุ่งมั่นที่จะมอบ Core ทรัพย์สินทางปัญญาที่ทำงานร่วมกับเครื่องมือ Intel® FPGA หรือข้อกำหนดของอินเทอร์เฟซได้อย่างราบรื่น
ติดต่อฝ่ายขาย
ติดต่อกับฝ่ายขายสำหรับความต้องการด้านการออกแบบผลิตภัณฑ์ Intel® FPGA และการเร่งความเร็ว