IP เอฟพีจีเอ Intel® PHY 1G/10Gb
คอร์ทรัพย์สินทางปัญญา (IP) เอฟพีจีเอ Intel® PHY อีเธอร์เน็ต 1G/10G รองรับฟังก์ชันเลเยอร์ย่อยการถอดรหัสทางกายภาพ (PCS) มาตรฐาน และอัตราการโอนถ่ายข้อมูล 10G PCS ที่สูงกว่าด้วยเลเยอร์ Physical Medium Attachement (PMA) ที่เหมาะสม PCS มาตรฐานจะใช้งานโปรโตคอล 1GbE ตามที่นิยามในย่อหน้าที่ 36 ของมาตรฐาน IEEE 802.3 2005 และจะรองรับการต่อรองอัตโนมัติเช่นกัน ตามที่นิยามในย่อหน้าที่ 37 ของมาตรฐาน IEEE 802.3 2005 10G PCS จะใช้งานโปรโตคอลอีเธอร์เน็ต 10G ตามที่นิยามในมาตรฐาน IEEE 802.3 2005
IP เอฟพีจีเอ Intel® PHY 1G/10Gb
ผู้ใช้สามารถสับเปลี่ยนระหว่าง 1G และ 10G PCS โดยใช้คอร์ IP คอนโทรลเลอร์การกำหนดค่าตัวรับส่งสัญญาณใหม่ ควบคุมการกำหนดค่าของเอฟพีจีเอ Intel® เพื่อตั้งโปรแกรมคอร์ซ้ำ คอร์ IP นี้มีจุดประสงค์เพื่อทำงานกับแอปพลิเคชัน 1G/10GbE รวมถึงอินเตอร์เฟซเครือข่าย ไปยังโมดูล Pluggable SFP+ ความเร็วสองเท่า 1G/10GbE, อุปกรณ์ PHY ภายนอก 1G/10GbE 10GBASE-T ทองแดง ไปยัง ไดรฟ์ CAT 6/7 สายเคเบิลบิดเกลียวมีฉนวนหุ้ม และอินเตอร์เฟซ แบบ chip-to-chip
คุณสมบัติ
- SGMII / 1000BASE-X / 10GBASE-R (10M-10Gb) Ethernet PCS และ PMA แบบรวม
- อินเตอร์เฟซภายในโดยตรงด้วยเอฟพีจีเอ Intel® 1G/10GbE (10M-10GbE) MAC เพื่อโซลูชันชิปตัวเดียวที่ครบถ้วน
- อัตราข้อมูล 1G/10Gb ที่ผู้ใช้เลือกได้ระหว่างรันไทม์หรือการตรวจจับความเร็วอัตโนมัติ (ตรวจจับคู่ขนาน) ระหว่าง 1Gb กับ 10Gb และการกำหนดค่าใหม่โดย PHY IP หรือการเลือกอัตราข้อมูลในช่วง 10/100/1000Mb ด้วยฟังก์ชันการต่อรองอัตโนมัติอีเธอร์เน็ต
- ตัวเลือก 10Gb, 1G/10GbE, และ 10M-10GbE (SGMII/1G/10GbE)
- ตัวเลือก IEEE 1588 v2
- ตัวเลือก Synchronous Ethernet (Sync-E)
- นาฬิกาตัวรับส่งสัญญาณแบบอนุกรมและการกู้ข้อมูล (CDR) กู้คืนสัญญาณนาฬิกาที่ส่งออกไปยังโครงสร้าง FPGA เพื่อกำหนดเส้นทางไปยัง Phase-Locked Loop (PLL) ตัวขจัดค่าเบี่ยงเบน Sync-E
- ทางอินพุตของนาฬิกาอ้างอิง PLL ขาส่ง (TX) และ ขารับ (RX) ของตัวรับส่งสัญญาณแบบอนุกรมที่แยกกันนั้นมีจุดประสงค์เพื่อให้ตัวเลือก PLL ตัวขจัดค่าเบี่ยงเบน Sync-E ภายนอกนั้นส่งสัญญาณนาฬิกาที่มีความเที่ยงตรงไปยังอินพุตนาฬิกาอ้างอิง PLL ที่ขาส่ง TX
- การตรวจจับสถานะ link fault ในระบบสายสัญญาณผู้รับ
- ทำ serial loop-back ท้องถิ่นจากตัวรับส่งสัญญาณไปยังผู้รับ ในตัวรับส่งสัญญาณแบบอนุกรมสำหรับการทดสอบตัวเอง
- อินเทอร์เฟซระบบภายในประสิทธิภาพสูง
- GMII และอินเทอร์เฟซ single data rate (SDR) XGMII ไปยัง 1G/10GbE (10M-10GbE) MAC, 8 บิตที่ 125 MHz, และ 72 บิตที่ 156.25 MHz ตามลำดับสำหรับการถ่ายโอนข้อมูล
- อินเทอร์เฟซ lntel® FPGA Avalon Memory-Mapped (Avalon-MM) แบบ 32 บิตสำหรับการจัดการตัวรอง
สถานะ IP
สถานะ |
การผลิต |
รหัสการสั่งซื้อ |
|
IP เอฟพีจีเอ Intel® PHY 1G/10Gb |
IP-10GBASEKRPHY |
PHY IP Core ของเครื่องรับส่งสัญญาณ V ซีรีย์ |
IP-10GMRPHY |
ลิงก์ที่เกี่ยวข้อง
เอกสาร
- โซลูชัน PHY 1G/10GbE และ 10M-10GbE แบบสมบูรณ์มีให้คุณพร้อมออกแบบอย่างรวดเร็ว
- Register Transfer Level (RTL) และการจำลองแบบ post-fit functional สำหรับโปรแกรมจำลอง Verilog HDL และ VHDL ที่รองรับเอฟพีจีเอ Intel®
- การตรวจสอบความถูกต้องด้วย Testbench และตัวอย่างการออกแบบ 1G/10GbE และ 10M-10GbE MAC และ 1G/10GbE และ 10M-10GbE PHY
- การกำหนดค่าและเจนเนอเรชั่นผ่านเครื่องมือแก้ไขพารามิเตอร์แบบใช้ GUI
- ตัวเลขที่แสดงถึงประสิทธิภาพ และการใช้งานที่คาดหวังโดยทั่วไปสำหรับคอร์ IP นี้ จะมีอยู่ในคู่มือผู้ใช้คอร์ IP ตัวรับส่งสัญญาณ PHY ซีรีส์ V
- เอกสารเผยแพร่ IP เอฟพีจีเอ Intel® ›
บอร์ดการพัฒนา
การสนับสนุนอุปกรณ์
- รองรับการกำหนดค่า 10M ถึง 1G ในตระกูล FPGA ทั้งหมดที่มีตัวรับส่งสัญญาณ
- มีการรองรับการกำหนดค่า 1G/10G บน:
- เอฟพีจีเอ Intel® Arria® 10 ›
- เอฟพีจีเอ Stratix® V ›
- Arria® V FPGA ›
- เอฟพีจีเอ Stratix® IV ›
แหล่งข้อมูลเพิ่มเติม
ค้นหา IP Core
ค้นหา Core ทรัพย์สินทางปัญญาของ Intel® FPGA ที่เหมาะกับความต้องการของคุณ
การสนับสนุนด้านเทคนิค
สำหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ การสนับสนุนระดับพรีเมียมจาก Intel® นอกจากนี้ คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ในศูนย์ความรู้และชุมชน
การประเมินและการซื้อ IP Core
ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของ Intel® FPGA
การออกแบบด้วย IP Core ของ Intel® FPGA
เรียนรู้เพิ่มเติมเกี่ยวกับการออกแบบด้วย IP ของ Intel® FPGA ซึ่งเป็น Core พร้อมใช้งานที่มีให้เลือกหลากหลายและได้รับการปรับแต่งมาสำหรับใช้กับ Intel® FPGA
IP Base Suite
ฟรีสิทธิ์การใช้งาน IP Core ของ Intel FPGA พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Intel® Quartus® Prime รุ่น Standard หรือรุ่น Pro
I-Tested
Intel จะมอบใบรับรองการทดสอบการทำงานร่วมกันหรือ I-Tested ให้กับ IP Core ของสมาชิกเครือข่าย IP Core ของ Intel FPGA หรือ Intel FPGA Design Solutions ที่ผ่านการตรวจสอบ
IP Core ของพาร์ทเนอร์ Intel® FPGA
เรียกดูแคตตาล็อก Core ทรัพย์สินทางปัญญาของพาร์ทเนอร์ Intel® FPGA ใน Intel® Solutions Marketplace
ตัวอย่างการออกแบบ
ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์ Intel® FPGA
การรับรอง IP Core
Intel มุ่งมั่นที่จะมอบ Core ทรัพย์สินทางปัญญาที่ทำงานร่วมกับเครื่องมือ Intel® FPGA หรือข้อกำหนดของอินเทอร์เฟซได้อย่างราบรื่น
ติดต่อฝ่ายขาย
ติดต่อกับฝ่ายขายสำหรับความต้องการด้านการออกแบบผลิตภัณฑ์ Intel® FPGA และการเร่งความเร็ว