IP เอฟพีจีเอ Intel® 10GBASE-R PHY

10GBASE-R PHY Intel® FPGA Intellectual Property (IP) Core ให้มีการเชื่อมต่อโดยตรงกับโมดูลแบบออฟติคอล XFP หรือ SFP+ ใดๆ หรือกับอุปกรณ์ภายนอกใดๆ ด้วยอินเทอร์เฟซ XFI และ SFI

คู่มือผู้ใช้ Intel® Stratix® 10 และ ตัวรับส่งสัญญาณ L-H Tile PHY ›

คู่มือผู้ใช้ Intel® Arria® 10 Transceiver PHY ›

คู่มือผู้ใช้ Intel® Cyclone® 10 Transceiver PSY ›

คู่มือผู้ใช้ คอร์ IP ตัวรับส่งสัญญาณ PHY ซีรีส์ V ›

คู่มือผู้ใช้ฟังก์ชัน MegaCore MAC อีเธอร์เน็ต 10-Gbps ›

IP เอฟพีจีเอ Intel® 10GBASE-R PHY

PHY IP Core สามารถใช้กับ IP เอฟพีจีเอ Intel® สำหรับ 10G Ethernet MAC หรือกับ Ethernet MAC ที่ลูกค้าพัฒนาขึ้นผ่านทางอินเทอร์เฟซ XGMII มาตรฐานโดยทำงานที่ 156.25 Mbps

PHY IP Core นี้จะเป็นส่วนหนึ่งของฟังก์ชันการทำงานของตัวรับส่งสัญญาณของเอฟพีจีเอ Intel®

คุณสมบัติ

  • PHY ที่ประกอบด้วย Physical Coding Sublayer (PCS) 10GBASE-R, physical medium attachment (PMA) 10.3125-Gbps และฟังก์ชันการจัดการ PHY
  • Direct interface บน 10GbE MAC เพื่อโซลูชันชิปตัวเดียวที่ครบถ้วน
  • PHY ที่ผนึกรวมกับซิลิโคนแข็งในเอฟพีจีเอ Intel® Arria® 10, Stratix® V, และ Arria® V GZ พร้อมกับตัวรับส่งสัญญาณแบบอนุกรม 10.3125 Gbps Soft 10GBASE-R PCS มีให้ในเอฟพีจีเอ Stratix® IV GT และ Arria® V (GT และ ST) เช่นกัน
  • การเชื่อมต่อแบบอนุกรม 10.3125 Gbps โดยตรงแบบ chip-to-chip, โมดูล chip-to-optical, อุปกรณ์ chip-to-PHY และแอปพลิเคชัน backplane
  • การรองรับการปรับเปลี่ยนวงจร I/O (DPRIO) อันทรงพลัง ในตัวรับส่งสัญญาณแบบอนุกรมเพื่อปรับสภาพตามลักษณะของช่องสัญญาณ 10GBASE-R และอุปกรณ์ในระบบขณะทำงาน
  • การใช้ฟังก์ชันมาตรฐานอีเธอร์เน็ต 10GBASE-R PHY: การเข้ารหัส หรือถอดรหัส 64b/66b, scrambling/descrambling, เรทการรับที่ตรงกันเพื่อทดแทนกับความถี่สัญญาณนาฬิกา, 66b/16b gear-boxing และการแปลงโครงสร้างข้อมูลไปยังหรือจากสาย 10.3125 Gbps หรือกระบวนการย้อนกลับเป็นรูปแบบดั้งเดิม
  • การตรวจจับสถานะ link fault ในระบบสายสัญญาณผู้รับ
  • ทำ serial loop-back ท้องถิ่นจากตัวรับส่งสัญญาณไปยังผู้รับ ในตัวรับส่งสัญญาณแบบอนุกรมสำหรับการทดสอบ
  • ตัวเลือก IEEE 1588 v2 เพื่อความแม่นยำสูงและการประทับเวลาที่ถูกต้อง
  • อินเตอร์เฟซระบบภายในที่ประสิทธิภาพสูง
  • Intel® FPGA Avalon® Streaming (Avalon-ST) single data rate (SDR) XGMII แบบ 72 บิต ที่ 156.25 Mbps สำหรับการถ่ายโอนข้อมูล
  • Intel® FPGA Avalon® Memory-Mapped (Avalon-MM) แบบ 32 บิต สำหรับการจัดการ slave
  • สอดคล้องกับมาตรฐาน IEEE 802.3 10GbE ตามย่อหน้าที่ 46 49 และ 51
  • ผ่านการทดสอบยืนยันอุปกรณ์อีเธอร์เน็ต 10 Gbps บน MAC และการทดสอบ PCS จาก University of New Hampshire Interoperability Lab (UNH-IOL)

เมตริกคุณภาพ IP

เบื้องต้น

ปีที่ IP เปิดตัวครั้งแรก

2015

รองรับซอฟต์แวร์ Intel Quartus Prime เวอร์ชันแรก

16.1

รหัสการสั่งซื้อ

IP-10GMRPHY: Intel Arria 10

IP-10GBASERPCS: Cyclone V series

IP-10GMRPHY: Intel Cyclone10

IP-10GETHMAC: 10-Gbps Ethernet MAC MegaCore

สถานะ

การผลิต

สินค้าส่งมอบ

สินค้าที่ส่งมอบให้ลูกค้ามีดังต่อไปนี้:

ไฟล์การออกแบบ (ซอร์สโค้ดที่เข้ารหัส หรือ Netlist หลังการสังเคราะห์)

โมเดลการจำลองสำหรับ ModelSim*- Intel FPGA Edition

ข้อจำกัดด้านเวลา และ/หรือเลย์เอาท์

เอกสารที่มีการควบคุมการแก้ไข

ไฟล์ Readme

Y

สินค้าส่งมอบเพิ่มเติมใดๆ ของลูกค้าที่มาพร้อมกับ IP

การกำหนดพารามิเตอร์ GUI อนุญาตให้ผู้ใช้กำหนดค่า IP ได้

Y

เปิดใช้งานคอร์ IP สำหรับการสนับสนุนโหมดการประเมินผล IP เอฟพีจีเอ Intel

Y

ภาษาต้นทาง

Verilog

ภาษา Testbench

มีไดรเวอร์ซอฟต์แวร์ให้

N

รองรับระบบปฏิบัติการไดรเวอร์

การปรับใช้

อินเตอร์เฟซสำหรับผู้ใช้

XGMII Single Data Rate / GMII / 16 บิต GMII (พาธข้อมูล), Avalon-MM (การจัดการ)

ข้อมูลเมตา IP-XACT

N

การตรวจรับรอง

รองรับการจำลอง

Mentor Graphics*, Synopsys*, Cadence*

ตรวจสอบฮาร์ดแวร์แล้ว

Intel Stratix 10, Intel Arria 10

ดำเนินการทดสอบความสอดคล้องตามมาตรฐานอุตสาหกรรมแล้ว

Y

หากมี มีการทดสอบใดบ้าง

46, 49 และ 51

หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง

หากมี ระบุวันที่ที่ดำเนินการ

หากไม่มี นี่มีการวางแผนไว้หรือไม่

N

ความสามารถในการใช้งานร่วมกัน

IP Core ได้ผ่านการทดสอบการทำงานร่วมกัน

N

หากมี มีอยู่บนอุปกรณ์ Intel FPGA ใดบ้าง

มีรายงานการทำงานร่วมกัน

N
ดูทั้งหมด แสดงน้อยลง

แหล่งข้อมูลเพิ่มเติม

ค้นหา IP Core

ค้นหา Core ทรัพย์สินทางปัญญาของ Intel® FPGA ที่เหมาะกับความต้องการของคุณ

การสนับสนุนด้านเทคนิค

สำหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ การสนับสนุนระดับพรีเมียมจาก Intel® นอกจากนี้ คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ในศูนย์ความรู้และชุมชน

การประเมินและการซื้อ IP Core

ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของ Intel® FPGA

การออกแบบด้วย IP Core ของ Intel® FPGA

เรียนรู้เพิ่มเติมเกี่ยวกับการออกแบบด้วย IP ของ Intel® FPGA ซึ่งเป็น Core พร้อมใช้งานที่มีให้เลือกหลากหลายและได้รับการปรับแต่งมาสำหรับใช้กับ Intel® FPGA

IP Base Suite

ฟรีสิทธิ์การใช้งาน IP Core ของ Intel FPGA พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Intel® Quartus® Prime รุ่น Standard หรือรุ่น Pro

I-Tested

Intel จะมอบใบรับรองการทดสอบการทำงานร่วมกันหรือ I-Tested ให้กับ IP Core ของสมาชิกเครือข่าย IP Core ของ Intel FPGA หรือ Intel FPGA Design Solutions ที่ผ่านการตรวจสอบ

IP Core ของพาร์ทเนอร์ Intel® FPGA

เรียกดูแคตตาล็อก Core ทรัพย์สินทางปัญญาของพาร์ทเนอร์ Intel® FPGA ใน Intel® Solutions Marketplace

ตัวอย่างการออกแบบ

ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์ Intel® FPGA

การรับรอง IP Core

Intel มุ่งมั่นที่จะมอบ Core ทรัพย์สินทางปัญญาที่ทำงานร่วมกับเครื่องมือ Intel® FPGA หรือข้อกำหนดของอินเทอร์เฟซได้อย่างราบรื่น

ติดต่อฝ่ายขาย

ติดต่อกับฝ่ายขายสำหรับความต้องการด้านการออกแบบผลิตภัณฑ์ Intel® FPGA และการเร่งความเร็ว

แสดงเพิ่มขึ้น แสดงน้อยลง
เปรียบเทียบผลิตภัณฑ์