Arria® V FPGA and SoC FPGA

ตระกูล Arria® V FPGA มีแบนด์วิดท์สูงสุดและให้พลังงานรวมต่ำสุดสำหรับแอพพลิเคชั่นระดับกลาง เช่น หน่วยวิทยุระยะไกล การ์ด 10G/40G และอุปกรณ์สตูดิโอออกอากาศ มีตัวแปรเป้าหมายห้าแบบ รวมถึงรุ่น SoC ที่มีระบบตัวประมวลผลแบบแข็ง ARM* Cortex*-A9 แบบดูอัลคอร์ (HPS) เพื่อตอบสนองความต้องการด้านประสิทธิภาพ พลัง และการผสมผสานของคุณมากที่สุด

ดูเพิ่มเติม: ซอฟต์แวร์การออกแบบ FPGA, Design Store, การดาวน์โหลด, ชุมชน และการสนับสนุน

Arria® V FPGA and SoC FPGA

คุณสมบัติ เอฟพีจีเอ Arria® V GZ เอฟพีจีเอ Arria® V GT เอฟพีจีเอ Arria® V GX Arria® V ST SoC Arria® V SX SoC
ALM (K) 170 190 190 174 174
DSP ตัวแปร-ความแม่นยำ 1,139 1,156 1,156 1,068 1,068
บล็อก M20K 1,700 - - - -
บล็อก M10K - 2,414 2,414 2,282 2,282
ความเร็วอินเทอร์เฟซหน่วยความจำ DDR3 800 MHz 667 MHz 667 MHz 667 MHz 667 MHz
คอนโทรลเลอร์หน่วยความจำแบบแข็ง - 4 4 4 4
ตัวรับส่งสัญญาณ (Gbps) 12.5 Gbps 10.3125 6.5536 10.3125 6.5536
PCI Express® (PCIe*) Gen3/2/1 บล็อก IP ที่แข็งแกร่ง 1 - - - -
PCIe* Gen2/1 บล็อก IP ที่แข็งแกร่ง - 2 2 2 2
การรักษาความปลอดภัยการออกแบบ เท่า เท่า เท่า เท่า เท่า
การบรรเทาอารมณ์เสียในเหตุการณ์เดียว (SEU) เท่า เท่า เท่า เท่า เท่า

คุณสมบัติ Arria® V GZ Arria® V GT Arria® V GX
จำนวนตัวรับส่งสัญญาณสูงสุด 36 36 36
ตัวรับส่งสัญญาณที่มีความสามารถแบ็คเพลน 12.5 Gbps เท่า - -
ตัวรับส่งสัญญาณ 10.3125 Gbps สำหรับแอพพลิเคชั่น SFF-8431 เท่า เท่า -
ตัวรับส่งสัญญาณที่มีความสามารถของการแบ็คเพลน 6.375 เท่า เท่า เท่า
อีควอไลเซอร์เชิงเส้นตามเวลาต่อเนื่อง - อีควอไลเซอร์เชิงเส้น 4 ขั้นตอนตัวรับ เท่า - -
อีควอไลเซอร์ตอบรับการตัดสินใจ - อีควอไลเซอร์ดิจิตอล 5 แตะตัวรับ เท่า - -
อีควอไลเซอร์ที่ปรับได้ - ปรับอีควอไลเซอร์โดยอัตโนมัติ เท่า - -
อีควอไลเซอร์เชิงเส้น - เท่า เท่า
โปรแกรมเน้นก่อนส่งอีควอไลเซอร์ (4 แตะ) เท่า - -
โปรแกรมเน้นก่อนส่งอีควอไลเซอร์ (3 แตะ) - เท่า เท่า
PLL การส่งออสซิลเลเตอร์วงแหวน เท่า เท่า เท่า
PLL ออสซิลเลเตอร์ LC เท่า - -
เครื่องมือ On-Die (จอภาพข้อมูลตา EyeQ) เท่า - -

ตัวคูณ Arria® V and Cyclone® V FPGA ในโหมดบล็อกเดียว

จำนวนตัวคูณ

ความแม่นยำของตัวคูณ

สามตัวคูณอิสระ

9x9

ตัวคูณสองตัวในโหมดผลรวม

18x19

ตัวคูณอิสระสองตัว

18x19

ตัวคูณอสมมาตรอิสระหนึ่งตัว

18x36 (ต้องใช้ตรรกะเพิ่มเติมนอกบล็อก DSP)

ตัวคูณความแม่นยำสูงอิสระหนึ่งตัว

27x27

ตัวคูณ Arria® V และ Cyclone® V FPGA ในโหมดหลายบล็อก

ประเภทตัวคูณ

จำนวนบล็อกที่ต้องมี

ตัวคูณ 36x36 อิสระหนึ่งตัว

2 (ต้องใช้ตรรกะเพิ่มเติมนอกบล็อก DSP)

ตัวคูณ 54x54 อิสระหนึ่งตัว

4 (ต้องมีตรรกะเพิ่มเติมนอกบล็อก DSP)

ตัวคูณ 18x18 ซับซ้อนหนึ่งตัว

2

ตัวคูณ 18x25 ซับซ้อนหนึ่งตัว

4 (ต้องมีตรรกะเพิ่มเติมนอกบล็อก DSP)

ตัวคูณซับซ้อน 18x36 หนึ่งตัว

4 (ต้องมีตรรกะเพิ่มเติมนอกบล็อก DSP)

ตัวคูณซับซ้อน 27x27 หนึ่งตัว

4

บัสคาสเคด

โหมดทั้งหมดมีตัวสะสม 64 บิตและบล็อก DSP ที่มีความแม่นยำแบบปรับได้แต่ละบล็อกนั้นมาพร้อมกับบัสคาสเคด 64 บิต ที่ช่วยให้ดำเนินการประมวลผลสัญญาณที่มีความแม่นยำสูงยิ่งขึ้นโดยเรียงซ้อนหลายบล็อกโดยใช้บัสเฉพาะ

สถาปัตยกรรม DSP ที่มีความแม่นยำแบบแปรผันจะรักษาความเข้ากันได้แบบย้อนหลัง สามารถรองรับแอปพลิเคชัน DSP แบบ 18 บิตที่มีอยู่ได้อย่างมีประสิทธิภาพ เช่น การประมวลผลวิดีโอความละเอียดสูง การแปลงขึ้นหรือลงดิจิทัล และการกรองแบบหลายอัตรา

อุปกรณ์ แพ็คเกจ เกรดความเร็ว
Arria® V GZ F780, F1152, F1517 C3, C4, I3L, I4
Arria® V SX/GX/ST/GT F672, F896, F1152, F1517 C4, C5, C6, I3, I5