ศูนย์นักพัฒนาโปรเซสเซอร์ Nios® V
เอกสาร Nios® V และการสนับสนุนสําหรับการพัฒนาและการดีบักระบบโปรเซสเซอร์แบบฝังโดยใช้ Agilex™ 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10, Cyclone® 10 GX, Cyclone® 10 LP, MAX® 10, Arria® V, Cyclone® V, MAX® V, Cyclone® IV สําหรับอุปกรณ์ Agilex™ โปรดดูแหล่งข้อมูลการเดินทางการพัฒนาซอฟต์แวร์ Agilex เฉพาะตามรายการด้านล่าง
การเดินทางการพัฒนาซอฟต์แวร์สําหรับอุปกรณ์ Agilex™ 7, Agilex™ 5 และ Agilex™ 3
Design Hubs นําเสนอการเดินทางที่แนะนําทีละขั้นตอนสําหรับขั้นตอนการพัฒนามาตรฐานเพื่อท่องไปยังทรัพยากรและเอกสารที่สําคัญ
1.ข้อกําหนดเบื้องต้น
1.1 สร้างบัญชี Intel® ของฉัน
- สร้างบัญชี Intel® ของคุณจากหน้า ลงทะเบียนบัญชี Intel®
- บัญชี Intel ของคุณจะช่วยให้คุณสามารถยื่นคําขอรับบริการ ลงทะเบียนหลักสูตรการฝึกอบรม ดาวน์โหลดซอฟต์แวร์ เข้าถึงแหล่งข้อมูล และอีกมากมาย
1.2 ข้อพิจารณาเกี่ยวกับการออกแบบ: ทําไมจึงเลือกโปรเซสเซอร์ Nios V
โปรเซสเซอร์ Nios V ออกแบบมาสําหรับอุปกรณ์ Altera® FPGA และได้รับการพัฒนาตามข้อกําหนด RISC-V สําหรับข้อมูลเพิ่มเติม เช่น การวัดประสิทธิภาพโปรเซสเซอร์ โปรดดูคู่มืออ้างอิงของโปรเซสเซอร์ Nios V
ตารางต่อไปนี้แสดงคุณสมบัติที่รองรับใน Nios โปรเซสเซอร์ V
โปรเซสเซอร์ Nios V |
RISC-V ISA |
คุณสมบัติลําดับชั้นขนาดเล็ก |
เปิดใช้งานด้วย |
อุปกรณ์ FPGA Altera® ที่รองรับ |
|
|---|---|---|---|---|---|
Nios V/c ไมโครคอนโทรลเลอร์ขนาดกะทัดรัด |
RISC-V 32I
|
|
|
|
|
Nios V/m ไมโครคอนโทรลเลอร์ |
RISC-V 32I Zicsr
|
|
|
|
|
Nios V/g โปรเซสเซอร์สําหรับวัตถุประสงค์ทั่วไป |
RISC-V 32IMF Zicbom Zicsr Smclic Smcsrind
|
|
|
|
|
1.3 ฉันควรเลือกระบบปฏิบัติการ (OS) ใด
เซิร์ฟเวอร์เฉพาะ
Bare-metal เป็นระบบที่ใช้งานโดยไม่ต้องรองรับระบบปฏิบัติการใดๆ
แนวทาง Bare-metal นําเสนอ:
- การควบคุมฮาร์ดแวร์อย่างสมบูรณ์แบบ
- ประสิทธิภาพที่เพิ่มขึ้น
- ขนาดที่น้อยที่สุด (ทั้งพื้นที่แฟลชและหน่วยความจํา)
- ไม่ขึ้นกับซอร์สโค้ดหรือไลบรารีอื่นๆ
- วิเคราะห์ความสะดวกในการตรวจสอบยืนยันและครอบคลุมโค้ด
คุณอาจพิจารณาการพัฒนาแบบ Bare-Metal หากคุณ:
- ไม่ต้องใช้การทํางานแบบมัลติทาสก์หรือมัลติเธรด
- กําลังนําบอร์ดมาใช้และจําเป็นต้องมุ่งเน้นไปที่อุปกรณ์ต่อพ่วงแต่ละตัวแยกกัน
- กําลังใช้รหัสเดิมที่มีอยู่ที่ได้รับการพัฒนาแล้วเป็น Bare Metal
ในการพัฒนาแอพพลิเคชั่นเซิร์ฟเวอร์เฉพาะสําหรับโปรเซสเซอร์ Nios® V คุณต้องคุ้นเคยกับการพัฒนาความสามารถในการรันไทม์เพื่อให้มั่นใจว่าแอพพลิเคชั่นของคุณใช้ทรัพยากรที่มีอยู่ในระบบย่อย CPU ของคุณได้อย่างมีประสิทธิภาพ ตัวอย่างของสิ่งที่อาจต้องใช้มีดังนี้:
- ความรู้เชิงลึกเกี่ยวกับแพลตฟอร์มฮาร์ดแวร์
- การพัฒนาขีดความสามารถของรันไทม์เพื่อจัดการกระบวนการระหว่างคอร์และระบบย่อยแคช หากคุณต้องการใช้ระบบย่อย CPU อย่างเต็มที่ เนื่องจากแอพพลิเคชั่น Bare-Metal ทั่วไปใช้เพียงคอร์เดียว
- พัฒนาความสามารถในการจัดการและจัดกําหนดการกระบวนการ จัดการการสื่อสารระหว่างกระบวนการ และซิงโครไนส์กิจกรรมภายในแอพพลิเคชั่นของคุณ
หากโครงการที่คุณกําหนดเวลาไว้ไม่อนุญาตให้ใช้ความพยายามที่อาจคุ้นเคยกับคะแนนข้างต้นขอแนะนําให้คุณพิจารณาใช้ทางเลือกอื่น ๆ
® Altera Hardware Abstraction Layer (HAL) และระบบปฏิบัติการแบบเรียลไทม์ (RTOS)
เมื่อพิจารณาข้อความข้างต้น เรามักจะควรใช้เลเยอร์นามธรรมหรือระบบปฏิบัติการเพื่อให้เกิดประสิทธิภาพสูงสุดจากโปรเซสเซอร์ Nios® V โดยใช้ความพยายามน้อยที่สุด
ตารางต่อไปนี้แสดงคุณสมบัติของ HAL Altera®และ RTOS
เงื่อนไข |
HAL Altera® |
RTOS |
|---|---|---|
ความแตกต่างที่สําคัญ |
Altera® HAL เป็นสภาพแวดล้อมรันไทม์แบบฝังที่มีน้ําหนักเบา ที่ให้อินเทอร์เฟซไดรเวอร์อุปกรณ์ที่เรียบง่ายสําหรับโปรแกรมเพื่อเชื่อมต่อกับอุปกรณ์ต่อพ่วง Altera®พื้นฐาน FPGA Altera® HAL application program interface (API) ถูกรวมเข้ากับ ANSI C standard library | RTOS เป็นระบบที่มีความสําคัญและให้การจัดตารางงานล่วงหน้าเพื่อให้มั่นใจว่าจะมีการตอบสนองต่อเหตุการณ์หรือการขัดจังหวะที่เกิดขึ้นได้ทันท่วงทีและกําหนดได้ เธรดที่มีลําดับความสําคัญสูงและมีความสําคัญต่อเวลาจะดําเนินการในเธรดที่มีความสําคัญต่ํากว่า เธรดใน RTOS มีความหน่วงแฝงที่ผูกไว้ กระบวนการหรือเธรดจะดําเนินการภายในขีดจํากัดเวลาที่กําหนด |
โปรแกรมประยุกต์ |
เหมาะสําหรับการใช้งานที่มีพื้นฐานมาจากอุปกรณ์ต่อพ่วง FPGA Altera® |
เหมาะสําหรับการใช้งานที่ต้องการการตอบสนองที่รวดเร็วและคาดการณ์ได้มาก |
ทรัพยากร |
น้ําหนักเบาและต้องการพื้นที่หน่วยความจําขนาดเล็ก |
น้ําหนักเบาและต้องการพื้นที่หน่วยความจําขนาดเล็ก |
การปฏิบัติด้านการเข้ารหัส |
ใช้ Altera®HAL API ไลบรารีเมื่อใช้ไดรเวอร์อุปกรณ์ HAL Altera |
ปฏิบัติตามนโยบายด้านการเข้ารหัสที่เข้มงวด เนื่องจากโค้ดต้องดําเนินการอย่างต่อเนื่อง |
โปรดดูคู่มือ นักพัฒนาซอฟต์แวร์โปรเซสเซอร์ Nios V เพื่อดูข้อมูลล่าสุดเกี่ยวกับประเภทระบบปฏิบัติการที่รองรับ นอกจากนี้ คุณอาจดู เอกสารประกอบ μC/OS-II, FreeRTOS* - ระบบปฏิบัติการแบบเรียลไทม์สําหรับไมโครคอนโทรลเลอร์, Zephyr* - บทนําระบบปฏิบัติการ |
||
2. เริ่มต้นใช้งาน
2.1 เลือกบอร์ดเป้าหมาย
เราขอแนะนําให้เริ่มการพัฒนาของคุณบนชุดเครื่องมือพัฒนา Altera® FPGA เนื่องจากตัวอย่างการออกแบบโปรเซสเซอร์ Nios V มีเป้าหมายให้ทํางานบนบอร์ดเหล่านั้น โปรดดูที่ส่วน การพิจารณาการออกแบบ สําหรับอุปกรณ์ Altera® FPGA ที่รองรับ
โปรดดู ที่ FPGA Development Kit สําหรับรายการบอร์ดที่มีอยู่
2.2 เครื่องมือพัฒนาการติดตั้ง
คุณจะต้องติดตั้งซอฟต์แวร์ Quartus® Prime และ Ashling* RiscFree* IDE สําหรับ Altera FPGA เพื่อเริ่มพัฒนาระบบโปรเซสเซอร์ Nios V ไปที่ ศูนย์ดาวน์โหลดซอฟต์แวร์ FPGA เพื่อติดตั้งซอฟต์แวร์เวอร์ชันล่าสุด
2.3 สร้างระบบโปรเซสเซอร์ Nios V ระบบแรกของคุณ
คู่มือการออกแบบโปรเซสเซอร์แบบฝัง Nios V แนะนําให้คุณรู้จักกับขั้นตอนการพัฒนาระบบสําหรับโปรเซสเซอร์ Nios V เมื่อรวมกับซอฟต์แวร์ Quartus® Prime และ Ashling* RiscFree* IDE สําหรับ FPGAs Altera® คุณสามารถสร้างโซลูชันที่สมบูรณ์ซึ่งประกอบด้วยการออกแบบระบบฮาร์ดแวร์และโปรแกรมซอฟต์แวร์ที่ทํางานบนโปรเซสเซอร์ Nios V และอินเทอร์เฟซพร้อมส่วนประกอบบนบอร์ดการพัฒนา Altera®
3.สร้างโครงการของคุณเอง
3.1 ประเภทโครงการ
เครื่องมือพัฒนาโปรเซสเซอร์ Nios V ประกอบด้วย Board Support Package Editor และ Ashling* RiscFree* IDE สําหรับ FPGA Altera® เพื่อสร้างโครงการที่ใช้โปรเซสเซอร์ Nios โดยจะจัดการกับโครงการที่แตกต่างกันได้สองชนิด คือ
โครงการที่ใช้ Graphical User Interface (GUI)
- Board Support Package (BSP) Editor มีอินเทอร์เฟซ GUI เพื่อสร้าง ปรับเปลี่ยน และสร้าง BSP สําหรับโครงการที่ใช้โปรเซสเซอร์ Nios
- Ashling* RiscFree* IDE สําหรับ Altera® FPGA เป็นเลเยอร์ GUI แบบบางที่ให้สภาพแวดล้อมที่สมบูรณ์และราบรื่นสําหรับ Nios การพัฒนาซอฟต์แวร์ C/C++ ของโปรเซสเซอร์ Nios RiscFree* IDE ใช้เฟรมเวิร์ก Eclipse ยอดนิยมและปลั๊กอินชุดเครื่องมือการพัฒนา Eclipse C/C++ (CDT) คุณสามารถทํางานพัฒนาซอฟต์แวร์โปรเซสเซอร์ Nios V ทั้งหมดให้สําเร็จได้ภายใน RiscFree* IDE สําหรับ FPGA Altera® รวมถึงการสร้าง การนําเข้า การแก้ไข การสร้าง การเรียกใช้ การดีบัก และโปรแกรมการทําโปรไฟล์
โครงการที่ใช้ Command Line Interface (CLI)
- เครื่องมือโปรเซสเซอร์ Nios V ช่วยให้คุณสามารถสร้างระบบซอฟต์แวร์ฝังตัวที่ซับซ้อนได้หลากหลายโดยใช้อินเทอร์เฟซบรรทัดคําสั่ง จากอินเตอร์เฟซนี้ คุณสามารถสร้าง ปรับเปลี่ยน สร้าง และดําเนินการโปรแกรมโปรเซสเซอร์ Nios V ด้วยคําสั่ง Nios V Processor Tools ที่พิมพ์ที่บรรทัดคําสั่งหรือฝังอยู่ในสคริปต์
โปรดดูข้อมูลเพิ่มเติมได้ที่ คู่มือนักพัฒนาซอฟต์แวร์โปรเซสเซอร์ Nios® V และ Ashling* RiscFree* Integrated Development Environment (IDE) สําหรับ Altera® FPGAs คู่มือผู้ใช้
ตารางต่อไปนี้เปรียบเทียบความแตกต่างระหว่างสองโครงการ
อาหารสัตว์ |
โครงการที่ใช้ GUI |
โครงการที่ใช้ CLI |
|---|---|---|
การจัดการไฟล์ต้นฉบับโครงการ |
ระบุแหล่งข้อมูลโดยอัตโนมัติ ตัวอย่างเช่น โดยการลากและวางลงในโครงการ |
ระบุแหล่งข้อมูลด้วยตนเองโดยใช้อาร์กิวเมนต์คําสั่ง |
การดีบัก |
ใช่ |
|
ผสานรวมกับสคริปต์เชลล์และโฟลว์เครื่องมือแบบกําหนดเอง |
ปรับใช้โฟลว์เครื่องมือ Eclipse มาตรฐานแบบเปิด |
|
การไหลของการออกแบบ 3.2
รูปด้านล่างแสดงขั้นตอนการพัฒนาระบบโปรเซสเซอร์ Nios V ทั่วไป
ขั้นตอนการพัฒนาโปรเซสเซอร์ Nios V ประกอบด้วยสามองค์ประกอบดังนี้:
- การออกแบบระบบ ที่เกี่ยวข้องกับทั้งฮาร์ดแวร์และซอฟต์แวร์
- การออกแบบฮาร์ดแวร์
- การออกแบบซอฟต์แวร์
คุณเริ่มต้นพัฒนาโปรเซสเซอร์ Nios V โดยการพัฒนาแนวคิดระบบและทําการวิเคราะห์ความต้องการของระบบ ขั้นตอนถัดไป ให้คุณสร้าง และสร้างระบบในตัวออกแบบแพลตฟอร์ม และสร้างไฟล์ Platform Designer ไฟล์ Platform Designer จะรวมถึง Nios คอร์โปรเซสเซอร์ V และส่วนประกอบมาตรฐาน หลังจากการสร้างระบบ ขั้นตอนฮาร์ดแวร์และซอฟต์แวร์สามารถเริ่มต้นได้
สําหรับการพัฒนาฮาร์ดแวร์ของโปรเซสเซอร์ Nios V คุณต้อง:
- เลือก FPGA เป้าหมายตามความต้องการของระบบ โปรดดูที่ส่วน ข้อพิจารณาเกี่ยวกับการออกแบบ
- ผนึกรวมระบบ Platform Designer กับโปรเจคซอฟต์แวร์ Quartus® Prime
- กําหนดตําแหน่งพิน
- กําหนดค่าข้อกําหนดเกี่ยวกับเวลาและข้อจํากัดการออกแบบอื่นๆ
- หลังจากรวบรวมการออกแบบฮาร์ดแวร์แล้ว ให้ดาวน์โหลดไฟล์ .sof ไปยังบอร์ดเป้าหมาย
สําหรับการพัฒนาซอฟต์แวร์โปรเซสเซอร์ Nios V คุณต้อง:
- พัฒนาซอฟต์แวร์ของคุณด้วยเครื่องมือโปรเซสเซอร์ Nios V และ Ashling* RiscFree* IDE สําหรับ FPGA Altera® ซอฟต์แวร์โปรเซสเซอร์ Nios V ประกอบด้วย HAL ไดรเวอร์อุปกรณ์ต่อพ่วง รหัสแอปพลิเคชัน C/C++ ของผู้ใช้ และไลบรารีแบบกําหนดเอง
- ดาวน์โหลดไฟล์ .elf ไปยังระบบโปรเซสเซอร์ Nios® V บนบอร์ดเป้าหมาย หลังจากสร้างแพ็คเกจสนับสนุนแอปพลิเคชันและบอร์ด (BSP) ระบบโปรเซสเซอร์ Nios V พร้อมสําหรับการทดสอบและการดีบัก
หากคุณพบว่าซอฟต์แวร์ของคุณไม่ตรงตามข้อกําหนดในระหว่างการทดสอบ ให้กลับไปที่จุดเริ่มต้นของโฟลว์ของซอฟต์แวร์และตรวจสอบรหัสแอปพลิเคชัน ไดรเวอร์ และ BSP เพื่อแก้ไขข้อผิดพลาดและตรวจสอบให้แน่ใจว่าระบบโปรเซสเซอร์ Nios V ดําเนินการอย่างถูกต้อง
หากฮาร์ดแวร์ไม่ตรงตามข้อกําหนด ให้กลับไปที่ขั้นตอนการกําหนดและการสร้างระบบ Platform Designer และรีสตาร์ททั้งขั้นตอนฮาร์ดแวร์และซอฟต์แวร์ ไฟล์หลักที่จําเป็นในการสร้างซอฟต์แวร์แอปพลิเคชันคือไฟล์ระบบ Platform Designer เนื่องจากแฟ้มนี้อธิบายถึงส่วนประกอบและการเชื่อมต่อฮาร์ดแวร์ ระบบเสร็จสมบูรณ์เมื่อทั้งซอฟต์แวร์และฮาร์ดแวร์เป็นไปตามข้อกําหนดทางเทคนิค
4.ตัวอย่างการออกแบบ
มีตัวอย่างการออกแบบมากมายที่ช่วยให้คุณเริ่มต้นใช้งานผลิตภัณฑ์ FPGA Altera® ตัวอย่างทั้งหมดสามารถใช้เป็นจุดเริ่มต้นสําหรับการออกแบบของคุณเอง และปรับแต่งได้เพื่อใช้กรณีการใช้งานเฉพาะอื่นๆ
โปรเซสเซอร์ Nios V FPGA IP มีตัวอย่างการออกแบบที่เรียบง่ายให้เลือกมากมายเพื่อช่วยคุณเริ่มต้นการเดินทางด้วยโปรเซสเซอร์ Nios V
- ตัวอย่างการออกแบบ Nios® V บนไซต์นักพัฒนา Altera®
- ตัวอย่างการออกแบบ Nios® V บน Altera® FPGA Design Store
- ตัวอย่างการออกแบบ Nios® V บน RocketBoards.org
เอกสารโดยละเอียดสามารถพบได้ใน "สคริปต์ตัวอย่างการออกแบบโปรเซสเซอร์ Nios® V" จาก คู่มือการพัฒนาซอฟต์แวร์โปรเซสเซอร์ Nios® V
วิธีการใช้งานแอพพลิเคชั่น "Hello World" ของโปรเซสเซอร์ Nios V ใน HAL Altera, μC/OS-II RTOS และ FreeRTOS
หากต้องการเรียนรู้วิธีเรียกใช้แอปพลิเคชัน "Hello World" ของโปรเซสเซอร์ Nios V ใน HAL Altera, μC/OS-II RTOS และ FreeRTOS โปรดดูที่ AN 985: Nios® V Processor Tutorial
วิธีรันแอพพลิเคชั่น "Hello World" ของโปรเซสเซอร์ Nios V ใน Zephyr RTOS
หากต้องการเรียนรู้วิธีใช้งานแอพพลิเคชั่น "Hello World" ของโปรเซสเซอร์ Nios V ใน Zephyr RTOS โปรดดู ตัวอย่างการออกแบบ Nios® V Zephyr – Hello World
วิธีการบูทแอปพลิเคชันโปรเซสเซอร์ Nios V
หากต้องการเรียนรู้วิธีการบู๊ตแอปพลิเคชันโปรเซสเซอร์ Nios V โปรดดูที่ส่วน "การกําหนดค่าโปรเซสเซอร์ Nios® V และโซลูชันการบูต" ใน คู่มือการออกแบบโปรเซสเซอร์แบบฝัง Nios® V: Nios® V Processor Configuration and Booting Solutions
วิธีการรันโปรเซสเซอร์ Nios V กับแพ็คเกจซอฟต์แวร์ MicroC/TCP-IP
หากต้องการเรียนรู้วิธีเรียกใช้โปรเซสเซอร์ Nios V ด้วยแพ็คเกจซอฟต์แวร์ MicroC/TCP-IP โปรดดูที่ส่วน "โปรเซสเซอร์ Nios® V - การใช้สแต็ค Micro/TCP-IP" ในคู่มือการออกแบบโปรเซสเซอร์เอ็มเบ็ดเด็ด Nios® V: Nios® V Processor - การใช้ MicroC/TCP-IP Stack
วิธีการใช้งานโปรเซสเซอร์ Nios V ด้วยการอัปเดตระบบระยะไกลในอุปกรณ์ที่ใช้ SDM
หากต้องการเรียนรู้วิธีเรียกใช้โปรเซสเซอร์ Nios V ด้วยการอัปเดตระบบระยะไกลในอุปกรณ์ที่ใช้ SDM ให้ดูส่วน "คู่มือการเริ่มต้นใช้งานฉบับย่อของโปรเซสเซอร์ Nios® V RSU ในอุปกรณ์ที่ใช้ SDM" ใน คู่มือการออกแบบโปรเซสเซอร์เอ็มเบ็ดเด็ด Nios® V: Nios® V Processor RSU Quick Start Guide ในอุปกรณ์ที่ใช้ SDM
วิธีการใช้งานโปรเซสเซอร์ Nios V ด้วยคําสั่งแบบกําหนดเอง
หากต้องการเรียนรู้วิธีเรียกใช้โปรเซสเซอร์ Nios V ด้วยคําแนะนําแบบกําหนดเอง โปรดดูที่ส่วน "โปรเซสเซอร์ Nios® V — โดยใช้คําสั่งแบบกําหนดเอง" ในคู่มือการออกแบบโปรเซสเซอร์เอ็มเบ็ดเด็ด Nios® V: Nios® V โปรเซสเซอร์ โดยใช้คําแนะนําแบบกําหนดเอง
5. แหล่งข้อมูลเพิ่มเติม
5.1 เอกสารประกอบและเอกสารประกอบ
เอกสารต่อไปนี้ทําหน้าที่เป็นข้อมูลอ้างอิงหลักสําหรับโปรเซสเซอร์ Nios V
ชื่อเอกสาร |
คำอธิบาย |
|---|---|
อธิบายข้อมูลพื้นฐานที่จําเป็นในการพัฒนาซอฟต์แวร์ฝังตัวสําหรับโปรเซสเซอร์ Nios® V บทต่างๆ ในคู่มือนี้อธิบายถึงสภาพแวดล้อมการพัฒนาซอฟต์แวร์โปรเซสเซอร์ Nios® V เครื่องมือโปรเซสเซอร์ Nios® V ที่มีให้และกระบวนการพัฒนาซอฟต์แวร์ |
|
เสริมเอกสารหลักสําหรับการพัฒนาระบบแบบฝัง โดยอธิบายถึงวิธีใช้เครื่องมืออย่างมีประสิทธิภาพ และแนะนําสไตล์และแนวทางการออกแบบสําหรับการพัฒนา การดีบัก และการปรับประสิทธิภาพระบบแบบฝังโดยใช้เครื่องมือที่มีให้ Altera คู่มือนี้ยังแนะนําแนวคิดสําหรับผู้ใช้ใหม่ของโซลูชันแบบฝังของ Altera และช่วยเพิ่มประสิทธิภาพการออกแบบของผู้ใช้ที่มีประสบการณ์ |
|
อธิบาย Nios® V processor จากคําอธิบายแนวคิดระดับสูงไปยังรายละเอียดการใช้งานในระดับต่ํา บทต่างๆ ในคู่มือนี้อธิบายถึงสถาปัตยกรรมโปรเซสเซอร์ Nios® V โมเดลการเขียนโปรแกรม และชุดคําสั่ง |
|
อธิบายคอร์ IP ที่ Altera ที่ทํางานร่วมกับโปรเซสเซอร์ Nios® V ได้อย่างราบรื่นในซอฟต์แวร์การออกแบบ Quartus® Prime คอร์ IP ได้รับการปรับให้เหมาะสมสําหรับอุปกรณ์ Altera® และสามารถปรับใช้ได้อย่างง่ายดายเพื่อลดเวลาในการออกแบบและทดสอบ |
|
สภาพแวดล้อมการพัฒนาแบบรวม (IDE) Ashling* RiscFree* สําหรับ FPGA Altera® |
อธิบายคุณสมบัติล่าสุดในเครื่องมือพัฒนา Ashling* RiscFree* IDE คู่มือผู้ใช้ให้คําอธิบายโดยละเอียดพร้อมกับกรณีการใช้งานคุณสมบัติที่เกี่ยวข้อง |
อธิบายการใช้งานคําสั่งแบบกําหนดเองในโปรเซสเซอร์ Nios® V หมายเหตุแอปพลิเคชันนี้แนะนําคุณสมบัติคําสั่งแบบกําหนดเองและคําแนะนําเกี่ยวกับวิธีการสร้างอินสแตนซ์ลงในระบบของคุณ |
|
อธิบายความพยายามในการย้ายจากโปรเซสเซอร์ Nios® II ไปยัง Nios® V โปรเซสเซอร์ หมายเหตุแอปพลิเคชันนี้อธิบายถึงความแตกต่างในการออกแบบระบบ (การออกแบบฮาร์ดแวร์และซอฟต์แวร์) ขณะดําเนินการย้ายโปรเซสเซอร์ |
|
| AN 985: บทช่วยสอนเกี่ยวกับโปรเซสเซอร์ Nios® V | ให้คู่มือเริ่มต้นใช้งานฉบับย่อเพื่อสร้าง จําลอง โปรแกรม และดีบักระบบโปรเซสเซอร์ Nios® V |
| โปรเซสเซอร์ Nios® V: การปรับใช้ Lockstep | อธิบายคุณสมบัติล็อกสเต็ปโปรเซสเซอร์ Nios® V ซึ่งใช้เทคโนโลยี fRSmartComp เพื่อปรับใช้ตัวเปรียบเทียบอัจฉริยะในระดับการถ่ายโอนการลงทะเบียน (RTL) Altera ใช้สถาปัตยกรรมความปลอดภัย Dual-Core Lock Step (DCLS) เพื่อปรับใช้ตัวเปรียบเทียบอัจฉริยะ วิธีการนี้ช่วยให้สามารถผสานรวมเทคโนโลยีเข้ากับ Nios®โปรเซสเซอร์ V/g ซึ่งช่วยให้สามารถออกแบบแอปพลิเคชันที่ล้มเหลวได้ |
| AN 1011: แอปพลิเคชัน TinyML ใน FPGAs Altera โดยใช้ LiteRT สําหรับไมโครคอนโทรลเลอร์ | หมายเหตุแอปพลิเคชันนี้เป็นคู่มือพื้นฐานสําหรับการพัฒนา LiteRT สําหรับซอฟต์แวร์ไมโครคอนโทรลเลอร์ในระบบโปรเซสเซอร์ Nios V ตัวอย่างแสดงให้เห็นถึงปัญหาการจําแนกประเภทตัวเลขเดียว โดยอิงจากฐานข้อมูล MNIST (Modified National Institute of Standards and Technology) และโมเดล LeNet-5 Convolutional Neural Network (CNN) |
วิดีโอสาธิต
ชื่อวิดีโอ |
คำอธิบาย |
|---|---|
ภาพรวมว่าโปรเซสเซอร์ Nios® V มีอะไรให้นําเสนอ |
|
| วิดีโอกลุ่มผลิตภัณฑ์โปรเซสเซอร์ Nios® V | เรียนรู้เกี่ยวกับกลุ่มผลิตภัณฑ์โปรเซสเซอร์ Nios® V ที่มีอยู่ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.3 |
ชมการสาธิตการออกแบบทั่วโลก Hello ว่าด้วยวิธีเลือกโปรเซสเซอร์ Nios® V ที่เหมาะสมกับแอพพลิเคชั่นของคุณได้อย่างไร |
|
เรียนรู้วิธีสร้างและสร้างการออกแบบตัวอย่างง่าย ๆ ในโลกที่ Hello ใน Platform Designer สําหรับโปรเซสเซอร์ V/m Nios® |
|
เรียนรู้วิธีดาวน์โหลดและตั้งค่าเครื่องมือโอเพนซอร์สสําหรับการพัฒนาซอฟต์แวร์บนโปรเซสเซอร์ V/m Nios® |
|
เรียนรู้เกี่ยวกับการพัฒนาซอฟต์แวร์บนโปรเซสเซอร์ Nios® V/m โดยใช้ระบบนิเวศโอเพนซอร์ส |
|
การดีบักโปรเซสเซอร์ Nios V โดยใช้ Ashling RiscFree IDE สําหรับ FPGAs Altera |
เรียนรู้วิธีดีบักโปรเซสเซอร์ Nios® V โดยใช้ Ashling RiscFree IDE สําหรับ FPGAs Altera |
5.3 ลิงค์ด่วน
| คําอธิบาย | ทรัพยากร |
|---|---|
| โปรเซสเซอร์ Nios® V - FPGA Altera® | รับคุณสมบัติและการอัพเดทล่าสุดเพื่อสํารวจความเป็นไปได้ใหม่ๆ ด้วยโปรเซสเซอร์ Nios® V |
| ศูนย์สิทธิ์การใช้งานแบบบริการตนเอง | คุณสามารถรับสิทธิ์การใช้งาน IP โปรเซสเซอร์ Nios® V/m ได้โดยไม่มีค่าใช้จ่าย เอกสารสําหรับ Altera®FPGA การติดตั้งและการให้สิทธิ์การใช้งานซอฟต์แวร์มีอยู่ในหน้าสําหรับการติดตั้งและการให้สิทธิ์การใช้งานซอฟต์แวร์ FPGA |
| แหล่งข้อมูลการสนับสนุน FPGA Altera® | ให้แหล่งข้อมูลทางเทคนิคออนไลน์ตั้งแต่ชั้นเรียนการฝึกอบรม ไปจนถึงตัวอย่างการออกแบบ ไปจนถึงฟอรัมที่จะแนะนําคุณเกี่ยวกับทุกขั้นตอนของกระบวนการออกแบบ |
| ฐานความรู้ FPGA | นําเสนอโซลูชันการสนับสนุน บทความอ้างอิง ข้อความแสดงข้อผิดพลาด และคู่มือการแก้ไขปัญหามากมาย นอกจากนี้ยังสามารถค้นหาได้อย่างสมบูรณ์ |
| ชุมชน Intel FPGA | เว็บไซต์ชุมชนที่เปิดใช้งานการทํางานร่วมกันระหว่าง Altera และผู้ใช้ FPGA ใช้โปรแกรมค้นหาเพื่อค้นหาวัสดุที่เกี่ยวข้อง นอกจากนี้คุณยังควรอัพเดทและมีส่วนร่วม |
| บัญชี Intel | บัญชี Intel ของคุณจะช่วยให้คุณสามารถยื่นคําขอรับบริการเพื่อขอความช่วยเหลือในหัวข้อเฉพาะได้ นอกจากนี้ คุณยังสามารถใช้เพื่อลงทะเบียนสําหรับชั้นเรียนการฝึกอบรมและเข้าถึงแหล่งข้อมูลอื่นๆ |
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้