FPGA แนะนําส่วนประกอบพลังงานทั้งหมด

ภาพรวม

แหล่งจ่ายไฟภายนอกให้พลังงานไฟฟ้าที่จําเป็นสําหรับการทํางานที่เหมาะสมทั้งภายในและภายนอกไปยัง FPGA หรือ CPLD เมื่อใช้โซลูชันพาวเวอร์ซัพพลาย นักออกแบบจําเป็นต้องเข้าใจถึงพลังงานทั้งหมดที่จําเป็นจากแหล่งจ่ายเหล่านี้ (หรือที่เรียกว่า "พลังงานราง") นอกจากนี้ นักออกแบบจําเป็นต้องพิจารณาว่าพลังงานทั้งหมดนั้นกระจายอยู่ภายในอุปกรณ์มากน้อยเพียงใด (หรือที่เรียกว่า "พลังงานความร้อน" หรือ "พลังงานที่กระจาย") เมื่อเปรียบเทียบกับส่วนพลังงานทั้งหมดที่กระจายอยู่ภายนอกอุปกรณ์ เช่น ในโหลดเอาต์พุตภายนอกและเครือข่ายการสิ้นสุดตัวต้านทานที่สมดุล

พลังงานทั้งหมดที่ใช้โดยอุปกรณ์ การโหลดเอาต์พุต และเครือข่ายการสิ้นสุดภายนอก (ถ้ามี) โดยทั่วไปประกอบด้วยส่วนประกอบพลังงานหลักต่อไปนี้:

• สแตนด์บาย
• แบบ ไดนามิก
• I/o

พลังงานสแตนด์บายมาจากกระแส I_CCINT ในโหมดสแตนด์บาย พลังงานไดนามิกคอร์มาจากการสลับภายในอุปกรณ์ (การชาร์จและการชาร์จความจุบนโหนดภายใน) พลังงาน I/O มาจากสวิตช์ภายนอก (ชาร์จและชาร์จความจุโหลดภายนอกที่เชื่อมต่อกับพินอุปกรณ์) ไดรเวอร์ I/O และเครือข่ายการสิ้นสุดภายนอก (ถ้ามี)

พลังงานความร้อนเป็นส่วนประกอบของพลังงานทั้งหมดที่กระจายอยู่ภายในบรรจุภัณฑ์ของอุปกรณ์จริง โดยมีส่วนที่เหลือถูกกระจายออกจากภายนอก พลังงานความร้อนที่แท้จริงที่กระจายอยู่ภายในอุปกรณ์คือสิ่งที่นักออกแบบควรพิจารณาเมื่อตัดสินใจว่าความสามารถในการถ่ายโอนความร้อนภายในของอุปกรณ์ (ที่เรียกว่าความต้านทานต่อความร้อน) เพียงพอที่จะรักษาอุณหภูมิไดย์ต่อภายในภายในข้อกําหนดการทํางานปกติหรือหากโซลูชันระบายความร้อนเพิ่มเติม เช่น ฮีทซิงค์อลูมิเนียม จําเป็นสําหรับประสิทธิภาพการถ่ายเทความร้อนที่ดียิ่งขึ้น โดยทั่วไป พลังงานสแตนด์บาย พลังงานไดนามิก และพลังงาน I/O บางส่วนจะประกอบด้วยส่วนประกอบพลังงานความร้อนที่แท้จริงของพลังงานทั้งหมด

พลังงานสแตนด์บาย

อุปกรณ์ใช้พลังงานระหว่างการสแตนด์บายเนื่องจากกระแสไฟรั่ว ปริมาณแตกต่างกันตามขนาดแม่พิมพ์ อุณหภูมิ และรูปแบบกระบวนการ พลังงานสแตนด์บายสามารถจําลองได้ก่อนการกําหนดลักษณะอุปกรณ์เต็มรูปแบบและสามารถกําหนดได้ในสองหมวดหมู่: พลังงานทั่วไปและสูงสุด

อุปกรณ์ Stratix® II ใช้เทคโนโลยีการประมวลผล 90 นาโนเมตรที่ปรับให้เหมาะสมสําหรับกําลังและประสิทธิภาพ เมื่อเทียบกับอุปกรณ์เทคโนโลยีในกระบวนการก่อนหน้านี้ อุปกรณ์ 90 นาโนเมตรกระจายพลังงานมากขึ้นเนื่องจากการรั่วไหลกลายเป็นส่วนประกอบสําคัญของพลังงานโดยรวม พลังงานสแตนด์บายแสดงถึงการพึ่งพาที่แข็งแกร่งเมื่ออุณหภูมิ die-junction ที่โหนดกระบวนการ 90 nm มากกว่าเทคโนโลยีกระบวนการก่อนหน้า นักออกแบบต้องให้ความสําคัญกับการรักษาอุณหภูมิจุดเชื่อมต่อให้ต่ําลงต่ําสุดเพื่อลดส่วนประกอบพลังงานทั้งหมดที่สแตนด์บาย รูปที่ 1 แสดงความสัมพันธ์ระหว่างพลังงานสแตนด์บายและอุณหภูมิจุดเชื่อมต่อ

อุปกรณ์ Stratix II ใช้เทคโนโลยีทรานซิสเตอร์รั่วต่ําโดยที่เป็นไปได้ในการลดพลังงานจากกระแสไฟสแตนด์บาย ดังนั้นจึงลดการใช้พลังงานโดยรวมที่ 90 นาโนเมตร (อ่านเพิ่มเติมที่ ซิลิคอน Power Optimization 90 นาโนเมตร)

พลังไดนามิก

โหนดภายในที่เปลี่ยนแปลงระดับลอจิกใช้พลังงานแบบไดนามิกภายในอุปกรณ์ เนื่องจากจําเป็นต้องใช้พลังงานในการชาร์จและคาปาซิแตนซ์ภายในในอาร์เรย์ลอจิกและเครือข่ายการเชื่อมต่อ (เช่น จากลอจิก 0 ถึงลอจิก 1) พลังงานไดนามิกของคอร์ ประกอบด้วยพลังงานการกําหนดเส้นทางและพลังงานองค์ประกอบลอจิก (LE) (หรือโมดูลลอจิกแบบปรับได้ (ALM) ในกรณีของ Stratix II) ใช้พลังงาน LE/ALM จากการชาร์จและการชาร์จความจุโหนดภายใน รวมไปถึงจากองค์ประกอบต้านทานภายใน กําหนดเส้นทางพลังงานมาจากกระแสไฟที่จําเป็นเพื่อชาร์จและคายประจุการกําหนดเส้นทางภายนอกที่ขับเคลื่อนโดย LE/ALM แต่ละตัว พลังงานไดนามิกคอร์สามารถประกอบด้วยทรัพยากรสถาปัตยกรรม เช่น:

• บล็อก RAM (M512, M4K และ M-RAM)
• บล็อกตัวคูณ DSP
• เฟสล็อกลูป (PLL)
• เครือข่าย Clock Tree
• ตัวรับส่งสัญญาณอินเตอร์เฟซส่วนต่างความเร็วสูง (HSDI)

พลังงานไดนามิกทั้งหมดคํานวณโดยการคูณ VCCINT (1.2V สําหรับ Stratix II) ด้วยผลรวมกระแสไฟฟ้าทั้งหมดจากแต่ละคุณสมบัติสถาปัตยกรรมที่ระบุไว้ด้านบน:

พลังงานไดนามิก = V_CCINT × Σ I_CCINT (LE/ALM, RAM, DSP, PLL, นาฬิกา, HSDI, Routing)

ค่าความจุที่เทียบเท่า (lumped) ถูกใช้ในการคํานวณพลังงานไดนามิก และอิงตามผลรวมของความจุหลายตัว ตัวอย่างเช่น พิน ติดตาม และตัวเก็บประจุแพ็คเกจจะถูกรวมเข้ากับสัญญาณที่ขับเคลื่อนอินพุตหรือเอาต์พุต การประมาณนี้เป็นไปอย่างเพียงพอหากสามารถกําหนดความถี่การสลับภายในได้อย่างแม่นยํา Intel ใช้เส้นโค้งประมาณ (ตามข้อมูลลักษณะ) เพื่อกําหนดความถี่การสลับภายใน ซึ่งประเมินพลังงานไดนามิกสําหรับโทโพโลยีการออกแบบส่วนใหญ่ได้อย่างมีประสิทธิภาพ การประมาณพลังงานทั้งหมดที่ใช้โดยทรัพยากรของอุปกรณ์ทั้งหมดจะคํานึงถึงความถี่การสลับสูงสุดของทรัพยากร ปัจจัยสลับโดยประมาณ การพัดลมออกไปยังลอจิกดาวน์สตรีม และค่าสัมประสิทธิ์สําหรับแต่ละทรัพยากรที่ได้รับผ่านการกําหนดลักษณะอุปกรณ์ ส่วนประกอบเหล่านี้ได้รับการปรับใช้งานในทุกส่วนของชุดเครื่องมือวิเคราะห์พลังงานและการปรับประสิทธิภาพ PowerPlay ของ Intel เพื่อการประเมินและวิเคราะห์พลังงาน

พลังงาน I/O

พลังงาน I/O คือพลังงาน V_CCIO ที่ใช้เนื่องจากการชาร์จและการคาปารีนของตัวเก็บประจุโหลดภายนอกที่เชื่อมต่อกับพินเอาต์พุตของอุปกรณ์ วงจรไดรเวอร์เอาต์พุตที่ทํางานในโหมดต้านทาน และเครือข่ายการสิ้นสุดภายนอก (ถ้ามี) พลัง I/O ของอุปกรณ์ถูกคํานวณดังนี้:

พลังงาน I/O = (จํานวนไดรเวอร์เอาต์พุตที่ทํางานอยู่×ค่าสัมประสิทธิ์การลดพลังงาน) + 0.5 × (ผลรวมของ die-pad, การติดตามแพ็คเกจ, พิน และฝาโหลดเอาต์พุต) × I/O มาตรฐาน× f_MAX × (สวิตช์-แฟคเตอร์/100) × V_CCIO

จํานวนไดรเวอร์เอาต์พุตที่ใช้งานอยู่รวมถึงเอาต์พุตแบบสองทิศทางที่ใช้งานอยู่ นอกเหนือจาก I/O power computed ข้างต้น แล้ว ยังมีส่วนประกอบอื่นๆ ที่ให้ประโยชน์กับพลังงาน I/O รวมถึงองค์ประกอบของบัฟเฟอร์ I/O ซึ่งขับเคลื่อนด้วย V_CCIO ด้วย รูปที่ 2 แสดงโมเดลของบัฟเฟอร์ I/O

ดังที่ได้กล่าวมาแล้วที่แท้จริงแล้ว พลังงาน V_CCIO บางส่วนจะกระจายอยู่ภายใน FPGA หรือ CPLD เมื่อเทียบกับการกระจายภายนอกผ่านเครือข่ายตัวต้านทานการสิ้นสุดและ/หรือโหลดความจุเอาต์พุต นักออกแบบจําเป็นต้องพิจารณาพลังงานภายในที่กระจายจาก V_CCIO เมื่อวางแผนโซลูชันการจัดการความร้อน (ภายในสู่อุปกรณ์หรือผ่านฮีทซิงค์ภายนอก) นักออกแบบควรพิจารณาส่วนประกอบภายนอกที่เป็นส่วนหนึ่งของความต้องการทั้งหมดสําหรับการจ่ายพลังงานจากตัวควบคุมแรงดันไฟฟ้าหรือตัวแปลงแรงดันไฟฟ้า V_CCIO (เรียกว่าพลังงานราง) เทคโนโลยีการวิเคราะห์พลังงานของ Intel จะรายงานพลังงานความร้อนเทียบกับพลังงานทั้งหมด/รางที่เริ่มต้นด้วยอุปกรณ์ Stratix II อุปกรณ์ในอนาคตจะมีความสามารถในการรายงานเทคโนโลยีการวิเคราะห์พลังงานนี้ด้วย

ข้อควรพิจารณาด้านพลังงานอื่นๆ

ยังมีปัจจัยอื่นๆ ที่นักออกแบบควรพิจารณาในเรื่องของพลังงานทั้งหมดเมื่อทําการออกแบบด้วย FPGAs และ CPLDs: กระแสไฟฟ้าต่อเนื่อง กําลังกําหนดค่า และ V_CCPD (เฉพาะอุปกรณ์ Stratix II)

กระแสต่อเนื่อง

กระแสไฟต่อเนื่องคือสิ่งที่อุปกรณ์ต้องการระหว่างการเปิดเครื่องครั้งแรก ในระหว่างขั้นตอนการเพิ่มพลังงาน จะต้องจ่ายกระแสไฟฟ้าอาร์เรย์ลอจิก (I_CCINT) ให้กับอุปกรณ์เป็นระยะเวลาหนึ่ง ระยะเวลานี้ขึ้นอยู่กับปริมาณกระแสไฟที่มีอยู่จากพาวเวอร์ซัพพลาย หากมีกระแสมากขึ้น V_CCINT สามารถเพิ่มความเร็วได้เร็วขึ้น เมื่อแรงดันไฟฟ้าสูงถึง 90 เปอร์เซ็นต์ของค่าที่กําหนด กระแสไฟฟ้าสูงเริ่มต้นมักจะไม่จําเป็นต้องใช้อีกต่อไป กระแสต่อเนื่องสูงสุดจะแตกต่างกันไปตามอุณหภูมิของอุปกรณ์ เมื่ออุณหภูมิของอุปกรณ์เพิ่มขึ้น กระแสไฟที่ไหลเข้ามาจะลดลงระหว่างการเปิดเครื่องลดลง (แม้ว่ากระแสไฟสแตนด์บายจะเพิ่มขึ้น แต่ฟังก์ชั่นอุณหภูมิของอุปกรณ์จะเพิ่มขึ้น)

การกําหนดค่าพลังงาน

ในกรณีของ FPGA ทั่วไป พลังงานการกําหนดค่าเป็นพลังงานที่จําเป็นในการกําหนดค่าอุปกรณ์ ระหว่างการกําหนดค่าและการเริ่มต้น อุปกรณ์ต้องใช้พลังงานเพื่อรีเซ็ตรีจิสเตอร์ เปิดใช้งานพิน I/O และเข้าสู่โหมดการทํางาน พิน I/O ได้รับการไตรภาคส่วนในระหว่างขั้นตอนเปิดเครื่อง ทั้งก่อนและระหว่างการกําหนดค่า เพื่อลดพลังงานและเพื่อป้องกันไม่ให้มีการขับออกในช่วงเวลานี้ โปรดดูบท การกําหนดค่าอุปกรณ์ Stratix II (PDF) ในเล่มที่ 2 ของ คู่มืออุปกรณ์ Stratix II สําหรับข้อมูลเพิ่มเติมเกี่ยวกับรูปแบบการกําหนดค่าในอุปกรณ์ Stratix II รวมถึงการกําหนดค่าพิน V_CCPD ที่ใช้ได้สําหรับแรงดันไฟฟ้า

V_CCPD

V_CCPD เป็นพาวเวอร์ซัพพลายกระแสไฟฟ้าที่มีขนาดเล็กกว่าและแยกกันสําหรับวงจร Predriver ออก รวมถึงบัฟเฟอร์ I/O ของ Joint Test Action Group (JTAG) V_CCPD ควรเชื่อมต่อกับ 3.3 V เพื่อให้จ่ายไฟให้กับบัฟเฟอร์ 3.3 V / 2.5 V ที่อินพุตการกําหนดค่าไดรฟ์และพิน JTAG โปรดดูบทลักษณะการสลับ DC (PDF) ในคู่มืออุปกรณ์ Stratix II สําหรับข้อมูลจําเพาะ V_CCPD

ลิงก์ที่เกี่ยวข้อง

• แหล่งข้อมูลโซลูชันพลังงาน FPGA
• แหล่งข้อมูลการสนับสนุน PowerPlay Power Analyzer
• เครือข่ายการกระจายพลังงาน
• ตัวประเมินพลังงานเบื้องต้น (EPE) และตัววิเคราะห์พลังงาน
• ความสมบูรณ์ของพาวเวอร์ซัพพลาย
• การจัดการความร้อน