ความสมบูรณ์ของแหล่งจ่ายไฟ

เทคนิคการบายพาสและการแยกที่เหมาะสมช่วยเพิ่มความสมบูรณ์ของสัญญาณแหล่งจ่ายไฟโดยรวมซึ่งเป็นสิ่งสําคัญสําหรับการออกแบบที่เชื่อถือได้ เทคนิคเหล่านี้มีความสําคัญมากขึ้นด้วยความต้องการกระแสแหล่งจ่ายไฟที่เพิ่มขึ้นรวมถึงระยะทางที่เพิ่มขึ้นจากแหล่งจ่ายไฟไปยังจุดโหลด (โดยทั่วไปคืออุปกรณ์ FPGA หรือ CPLD) ประเภทของเทคนิคการบายพาสและการแยกประเภทที่นักออกแบบควรพิจารณาขึ้นอยู่กับการออกแบบระบบและความต้องการของบอร์ด

เมื่อบัฟเฟอร์เอาต์พุตเปลี่ยนสถานะเช่นการขับรถขาเอาต์พุตจากสูงตรรกะไปยังระดับต่ําตรรกะโครงสร้างเอาต์พุตจะแสดงเส้นทางความต้านทานต่ําข้ามโครงสร้างจากรางแหล่งจ่ายไฟไปยังพื้นดิน การเปลี่ยนเอาต์พุตนี้ทําให้เอาต์พุตชาร์จหรือคายประจุโดยกําหนดให้กระแสไฟฟ้าต้องพร้อมใช้งานทันทีในโหลดเอาต์พุตถึงระดับแรงดันไฟฟ้าที่ต้องการ ตัวเก็บประจุบายพาสภายในเครื่องให้พลังงานที่เก็บไว้ที่จําเป็นสําหรับชั่วคราวในปัจจุบันนี้

การตอบสนองชั่วคราวสําหรับระบบจัดเก็บพลังงานนี้ต้องครอบคลุมความถี่และช่วงโหลดขนาดใหญ่ ดังนั้นระบบจัดเก็บข้อมูลควรประกอบด้วยตัวเก็บประจุหลากหลายประเภท ตัวเก็บประจุขนาดเล็กที่มีการเหนี่ยวนําชุดต่ําสามารถให้กระแสที่รวดเร็วสําหรับการเปลี่ยนความถี่สูง ตัวเก็บประจุขนาดใหญ่ยังคงจ่ายกระแสไฟฟ้าต่อไปหลังจากตัวเก็บประจุความถี่สูงหมดลงจากร้านค้าพลังงานของพวกเขา รูปที่ 1 แสดงระบบจัดเก็บพลังงานทั่วไปที่ออกแบบมาสําหรับความถี่และช่วงโหลดขนาดใหญ่ การออกแบบทั่วไปต้องใช้ตัวเก็บประจุที่มีความถี่ตั้งแต่ 1 KHz ถึง 500 MHz ในสามช่วง:

• 0.001 ถึง 0.1 μF
• 47 ถึง 100 μF
• 470 ถึง 3,300 μF

รูปที่ 1 ระบบจัดเก็บพลังงานทั่วไป

จํานวนตรรกะที่ใช้ในอุปกรณ์และข้อกําหนดการสลับเอาต์พุตกําหนดข้อกําหนดการแยก จําเป็นต้องมีความสามารถในการแยกเพิ่มเติมเนื่องจากจํานวนพิน I/O และโหลดคาปาซิได้บนหมุดเพิ่มขึ้น นักออกแบบควรเพิ่มตัวเก็บประจุแยกแหล่งจ่ายไฟ 0.2 μF ให้มากที่สุดเท่าที่จะทําได้ใน V_CCINT,V_CCIOและหมุดภาคพื้นดิน / เครื่องบิน เป็นการดีที่ตัวเก็บประจุขนาดเล็กเหล่านี้ควรอยู่ใกล้กับอุปกรณ์มากที่สุด นักออกแบบสามารถแยก V_CCINT หรือ V_CCIO แต่ละคู่และขากราวด์ด้วยตัวเก็บประจุ 0.2-μF หากการออกแบบใช้แพ็คเกจความหนาแน่นสูงเช่นแพ็คเกจบอลกริดอาร์เรย์ (BGA) อาจเป็นเรื่องยากที่จะใช้ตัวเก็บประจุแยกหนึ่งตัวต่อ V_CCINT / V_CCIO และคู่ขากราวด์ ในกรณีเช่นนี้นักออกแบบพยายามทุกวิถีทางในการใช้ตัวเก็บประจุแยกส่วนมากเท่าที่เค้าโครงอนุญาต ตัวเก็บประจุการแยกตัวเก็บประจุควรมีการตอบสนองความถี่ที่ดีเช่นตัวเก็บประจุเสาหินเซรามิก

ตัวเลือกตัวเก็บประจุและตําแหน่ง

การจัดวางและตําแหน่งที่เหมาะสมมีความสําคัญมากสําหรับตัวเก็บประจุความถี่สูง (ชิปเซรามิกเหนี่ยวนําต่ํา 0.001 ถึง 0.1 μF) นักออกแบบควรลดความยาวของการติดตามเมื่อเป็นไปได้เพื่อลดการเหนี่ยวนําในเส้นทางจากขั้วตัวเก็บประจุไปยังหมุดพลังงานของอุปกรณ์ ซึ่งรวมถึงเส้นทางที่ผ่านพื้นดินแข็งหรือระนาบพลังงาน (V_CCINTหรือ V_CCIO) ซึ่งการเหนี่ยวนําของระนาบทองแดงแข็งหนึ่งนิ้วอยู่ที่ประมาณ 1 nH บายพาสคาปาซิเตอร์ vias ควรกําหนดเส้นทางโดยตรงไปยังพื้นดิน V_CCINTหรือ V_CCIO ตัวเก็บประจุประเภทอื่น ๆ (ความถี่ปานกลาง 47 ถึง 100 μF และตัวเก็บประจุความถี่ต่ํา 470 ถึง 3,300 μF) เรียกว่าความจุ "จํานวนมาก" และสามารถติดตั้งได้ทุกที่บนกระดาน อย่างไรก็ตามนักออกแบบควรค้นหาความจุจํานวนมากใกล้กับอุปกรณ์มากที่สุด วางตัวเก็บประจุบายพาสความถี่สูง V_CCINTหรือ V_CCIOภายในหนึ่งเซนติเมตรของขา V_CCINTหรือ V_CCIOที่เกี่ยวข้องบน PCB ตัวเก็บประจุบายพาสความถี่ปานกลาง V_CCINTหรือ V_CCIOควรวางอยู่ภายใน 3 ซม. จากหมุด V_CCINTหรือ V_CCIO

V_CCINT บายพาสความจุ

ในกรณีของ Stratix® II โครงสร้างอาร์เรย์ตรรกะแต่ละแบบภายในคุณสมบัติทางสถาปัตยกรรมที่แตกต่างกันดําเนินการกระแสขนาดเล็กมาก (picoamps หรือน้อยกว่า) เป็นระยะเวลาสั้น ๆ (< 50 ps) แม้ว่ากระแสเหล่านี้จะมีขนาดเล็ก แต่เมื่อรวมกันทั่วทั้งอุปกรณ์พวกเขาสามารถเพิ่มกระแสไฟได้หลายแอมป์ เมื่อพิจารณาว่าการเปลี่ยนกระแสนาทีเหล่านี้สามารถเกิดขึ้นได้หลายร้อยล้านครั้งต่อวินาทีพร้อมกับการมีอยู่ของสวิตช์แต่ละตัวนับล้านที่ดําเนินการเปลี่ยนเหล่านี้การคํานวณตัวเก็บประจุบายพาสจะขึ้นอยู่กับความต้องการในการจัดเก็บพลังงานโดยเฉลี่ย ค่าตัวเก็บประจุความถี่สูงสามารถประมาณได้ด้วย:

กําลังอาร์เรย์ตรรกะ = ความจุอาร์เรย์ตรรกะที่เทียบเท่ากัน× V_CCINT² ×ความถี่นาฬิกา

หรือ

ความจุอาร์เรย์ตรรกะสลับเทียบเท่า = (กําลังอาร์เรย์ตรรกะ) / (V_CCINT² ×ความถี่นาฬิกา)

ความจุอาร์เรย์ตรรกะแบบสลับที่เทียบเท่ากันคือความจุแบบสลับที่เทียบเท่ากับอาร์เรย์ตรรกะ Stratix II ทั้งหมดขับเคลื่อนโดย V_CCINT เพื่อลดเสียงรบกวนพลังงานตัวเก็บประจุบายพาสแหล่งจ่ายไฟ V_CCINT จะต้องมีขนาดใหญ่กว่าความจุอาร์เรย์ตรรกะที่เทียบเท่ากัน ตัวเก็บประจุบายพาสความถี่สูงควรมีขนาดใหญ่กว่าความจุอาร์เรย์ตรรกะแบบสลับที่เทียบเท่ากัน 25 ถึง 100 เท่า ตัวคูณ 50 จะส่งผลให้ V_CCINTแปรผัน 2 เปอร์เซ็นต์

ความจุบายพาสความถี่สูง = <25 ถึง 100> ×ความจุอาร์เรย์ตรรกะแบบสลับเทียบเท่ากัน

ทุก V_CCINT และขากราวด์ควรมีตัวเก็บประจุบายพาสความถี่สูง เมื่อต้องการกําหนดขนาดที่เหมาะสมของตัวเก็บประจุบายพาสความถี่สูงแต่ละตัว ให้หารความจุบายพาสความถี่สูงทั้งหมดด้วยจํานวนหมุด V_CCINT บนอุปกรณ์ และปัดเศษค่าถัดไปที่มีอยู่ทั่วไป ดังนั้นขนาดต่ําสุดของตัวเก็บประจุ V_CCINT ความถี่สูงแต่ละตัวคือ:

พิจารณาตัวอย่างต่อไปนี้:

• อุปกรณ์ V_CCINT กําลังไฟ = 5 W
  
• วี_CCINT = 1.2 V
• ความถี่นาฬิการะบบ = 150 MHz
• ตัวคูณตัวเก็บประจุบายพาสความถี่สูง = 50
• จํานวนหมุด V_CCINT ของอุปกรณ์ = 36

ขนาดตัวเก็บประจุควรมีอย่างน้อย 0.032 μF จากตัวอย่างนี้ผู้ออกแบบควรเลือกตัวเก็บประจุความถี่สูงแต่ละตัวที่มีขนาดใหญ่อย่างน้อยนี้

ตัวเก็บประจุความถี่ปานกลางควรเป็นตัวเก็บประจุแบบตักบาวจาก 47 μF ถึง 100 μF หากไม่มี tantalum สามารถใช้ตัวเก็บประจุอลูมิเนียมอิเล็กโทรไลต์เหนี่ยวนําต่ําได้ อุปกรณ์ Stratix II ต้องการตัวเก็บประจุความถี่ปานกลางอย่างน้อยสี่ตัวที่ติดตั้งอยู่ภายใน 3 ซม. ของอุปกรณ์ นอกจากนี้จําเป็นต้องใช้ตัวเก็บประจุความถี่ต่ําอย่างน้อยหนึ่งตัว (470 μF ถึง 3300 μF) บน PCB

V_CCIO บายพาสความจุ

เช่นเดียวกับข้อควรพิจารณาของ V_CCINT ข้อกําหนดบายพาส V_CCIO ยังขึ้นอยู่กับความต้องการในการจัดเก็บพลังงานโดยเฉลี่ย โหลดที่ขับเคลื่อนโดยอุปกรณ์ FPGA หรือ CPLD จะกําหนดขนาดของความจุที่สลับเทียบเท่ากัน เนื่องจากธนาคาร I / O ที่แตกต่างกันสามารถทํางานได้ที่แรงดันไฟฟ้าที่แตกต่างกันและความถี่ในการสลับที่แตกต่างกันนักออกแบบควรพิจารณาข้ามเครือข่ายเป็นรายบุคคลโดยใช้สมการด้านล่างเพื่อกําหนดข้อกําหนดตัวเก็บประจุความถี่สูง

เพื่อลดปริมาณสัญญาณรบกวน V_CCIO ความจุบายพาสจะต้องมากกว่าความสามารถในการรับน้ําหนักเอาต์พุตทั้งหมดอย่างมีนัยสําคัญ ความจุบายพาสความถี่สูงควรอยู่ที่ 25 ถึง 100 เท่าของความจุโหลดทั้งหมด ทุก V_CCIO และคู่พื้นดินควรมีตัวเก็บประจุบายพาสความถี่สูงเพื่อให้ความต้องการในปัจจุบันทันทีเมื่ออุปกรณ์มีการวาดกระแสขนาดใหญ่ สมการต่อไปนี้กําหนดขนาดที่เหมาะสมของตัวเก็บประจุแต่ละตัว:

พิจารณาตัวอย่างต่อไปนี้:

• จํานวนโหลด = 40 สัญญาณ
• มูลค่าการโหลดเฉลี่ย = 10pF
• ตัวคูณตัวเก็บประจุบายพาสความถี่สูง = 50
• จํานวนหมุด V_CCIO ของอุปกรณ์ = 5

ขนาดตัวเก็บประจุควรเป็น 0.004 μF จากตัวอย่างนี้ผู้ออกแบบควรเลือกตัวเก็บประจุความถี่สูงแต่ละตัวที่มีขนาดใหญ่อย่างน้อยนี้ ควรเลือกขนาดตัวเก็บประจุที่มีอยู่ขนาดใหญ่ขึ้นถัดไป (0.047 μF หรือ 0.01 μF)

ตัวเก็บประจุความถี่ปานกลางควรเป็นตัวเก็บประจุแบบส้มตํารับตั้งแต่ 47 μF ถึง 100 μF ต้องใช้ตัวเก็บประจุความถี่กลางหนึ่งตัวสําหรับธนาคาร V_CCIOทุกสองแห่ง หากไม่มีตัวเก็บประจุ tantalum สามารถใช้ตัวเก็บประจุอลูมิเนียมอิเล็กโทรไลต์เหนี่ยวนําต่ําได้ ตัวเก็บประจุเหล่านี้ควรอยู่ภายใน 3 ซม. จากการเชื่อมต่อขา V_CCIO สุดท้ายต้องใช้ตัวเก็บประจุความถี่ต่ําอย่างน้อยหนึ่งตัว (470 μF ถึง 3,300 μF) บน PCB สําหรับแต่ละระดับแรงดันไฟฟ้า V_CCIO