การวิเคราะห์เชิงวิเคราะห์แบบตัวต่อท้ายแบบตัวต่อตัวที่ใช้ ASIC แบบ 1000 m. ข้อจํากัดด้านการออกแบบ® (SDC) อุตสาหกรรมต่อวิกโยธินสําหรับอุปกรณ์ต่อพ่วง
สําหรับภาพรวมโดยย่อของตัววิเคราะห์เวลา โปรดดูที่ส่วนตัววิเคราะห์เวลาในหน้าคุณสมบัติผลิตภัณฑ์ระดับการตรวจสอบและบอร์ด
รางพลิกคว่ําและการสนับสนุนของ Solutions Solutions ที่มาพร้อม การ ประกวดแบบ Intel® Community Forum 2019 ที่ Intel Intel® FPGA Community Forum 2019
สําหรับข้อมูลเพิ่มเติม ให้ความช่วยเหลือด้านIntel® FPGAในหน้าสําหรับข้อมูลเพิ่มเติม
แหล่งข้อมูลตัววิเคราะห์เวลา
ตารางที่ 1 จะมีลิงก์ไปยังเอกสารที่พร้อมใช้งานบนตัววิเคราะห์เวลา
ตารางที่ 1 เอกสารประกอบตัววิเคราะห์เวลา
| คําอธิบาย | |
|---|---|
| AN775: ใช้ I/O ของดีเซล | หมวดความคมนาคมแบบคมนาคมและระบบคมนาคมแบบคมนาคมและระบบ I/O Intel® Quartus® สําหรับอุปกรณ์ทั้งหมด |
|
(Pro Edition) |
Intel® Quartus® Prime Pro Edition Timing Analyzer ใช้สอยยานอวกาศแบบน่าสงเคราะหวัดแบบน่าสงเคราะหวัดแบบน่าสงเคราะหน่าย |
|
(รุ่นมาตรฐาน) |
Intel® Quartus® Prime Standard Edition Timing Analyzer ใช้สอยยานอวกาศแบบมาตรฐานตามมาตรฐานการใช้งานตามมาตรฐานสากล 450 มล. |
| การประยุกต์ใช้ข้อยกเว้นหลายรอบในตัววิเคราะห์เวลา (PDF) › | หมายเหตุการใช้งานนี้แสดงรายละเอียดวิธีใช้ข้อยกเว้นของวงจรหลายรอบในตัววิเคราะห์เวลา |
| Quartus Prime Timing Analyzer Cookbook (PDF) › | คู่มือนี้ให้ตัวอย่างการออกแบบและเทมเพลตต่างๆ ที่แสดงวิธีการใช้ข้อจํากัดด้านเวลากับวงจรการออกแบบต่างๆ |
| บทช่วยสอนการเริ่มต้นใช้งานด่วนตัววิเคราะห์เวลา (PDF) › | บทช่วยสอนนี้ให้คําแนะนําสั้นๆ เกี่ยวกับตัววิเคราะห์เวลา |
| อ้างอิง SDC และ Timing Analyzer API (PDF) › | การไม่ใช้เครื่องมือแก้ไขสัญญาณแบบแยก (Tcl) การกักตัวของ SDC และตัวระบุ |
| AN 471: การวิเคราะห์แบบ PLL FPGAแบบใช้ได้กับตัวแปลง (PDF) › | หมายเหตุการใช้งานนี้อธิบายถึงวิธีวิเคราะห์และจํากัดลูปแบบถูกล็อกเฟส (PLLs) โดยใช้ตัววิเคราะห์เวลา |
| รุ่นปัจจุบันของโปรแกรมแก้ไขความบกพร่องAltera และ Intel® Xilinx Trace (PDF) | 1000 Altera และ 1000 Altera Xilinx ในแบบ 10000 |
| ตัววิเคราะห์นาฬิกาตัววิเคราะห์เวลา › | ให้ข้อมูลรายละเอียดเกี่ยวกับการวิเคราะห์นาฬิกา รวมถึงการได้สมการสําหรับการวิเคราะห์เวลา |
| ข้อยกเว้นของตัววิเคราะห์เวลา › | ตัววิเคราะห์การกําหนดเวลาการจับเวลาแบบภาพรวม SDC ของการใช้งานร่วมกัน |
| คอลเลกชันตัววิเคราะห์เวลา › | แสดงรายการคอลเลกชันที่รองรับทั้งหมด (ส่วนหลักของตัววิเคราะห์เวลา) |
| GUIตําหนิ › | ทําความคุ้นเคยกับ GUI ตัววิเคราะห์เวลาและคุณสมบัติต่างๆ |
ตารางที่ 2 ให้ลิงก์ไปยังการฝึกอบรมและการสาธิตที่มีอยู่บนตัววิเคราะห์เวลา
ตารางที่ 2 การฝึกอบรมและการสาธิตตัววิเคราะห์เวลา
| คําอธิบาย | |
|---|---|
|
(หลักสูตรออนไลน์) |
4.®FPGA® 0 1.0 1.18.00 น. 18.00 น. 18.00 น. 18.00 น. - 12.00 น. 12.00 น. 12.00 น. 12.00 น. 1.00 น. 1.00 น. 1.00 น. - 12.00 น. นี่คือหลักสูตรออนไลน์ 1.5 ชั่วโมง |
อินเตอร์เฟซที่ซิงโครนัสที่มาของเชิงแหล่งที่มา › (หลักสูตรออนไลน์) |
การฝึกอบรมนี้แสดงให้คุณเห็นวิธีการจํากัดและวิเคราะห์อินเทอร์เฟซซิงโครนัสแหล่งข้อมูลอัตราข้อมูลเดียวด้วยตัววิเคราะห์เวลาของตัววิเคราะห์เวลาในซอฟต์แวร์ Quartus® II คุณจะได้เรียนรู้คุณประโยชน์ของอินเตอร์เฟซซิงโครนัสต้นทางเมื่อเทียบกับอินเตอร์เฟซระบบนาฬิกาทั่วไป คุณจะสามารถเขียนข้อจํากัดของ SDC เพื่อจํากัดอัตราข้อมูลเดียว อินพุตและเอาต์พุตซิงโครนัสต้นทาง นอกจากนี้คุณยังจะได้เรียนรู้การใช้ตัววิเคราะห์เวลาของตัววิเคราะห์เวลาเพื่อรายงานและวิเคราะห์การกําหนดเวลาสําหรับอินพุตและเอาต์พุตซิงโครนัสต้นทาง นี่คือหลักสูตรออนไลน์ 1 ชั่วโมง |
แหล่งข้อมูลอัตราข้อมูล Double ของกัมพัมพัทธ์ในท่องเที่ยบคู่ › (หลักสูตรออนไลน์) |
การฝึกอบรมนี้ให้คําแนะนําเกี่ยวกับอินเทอร์เฟซอัตราข้อมูลแบบคู่และความท้าทายบางส่วนที่เกี่ยวข้องกับข้อจํากัด คุณจะได้เรียนรู้เกี่ยวกับข้อจํากัดสัญญาณนาฬิกา ข้อจํากัดของข้อมูล และข้อยกเว้นการกําหนดเวลาสําหรับทั้งอินพุตและอินพุต DDR Interface ท้ายที่สุด คุณจะได้เรียนรู้วิธีวิเคราะห์เวลาของอินเทอร์เฟซซิงโครนัสของแหล่งข้อมูล DDR ด้วยตัววิเคราะห์เวลาของตัววิเคราะห์เวลา นี่คือหลักสูตรออนไลน์ 30 นาที |
ยานเกราะควอร์ตัส II ของยานเกราะควอร์ตัส: เชิงรุก › (หลักสูตรที่นําโดยผู้สอน) |
4000 ต่อ 24447 หรือFPGA 4445 ลบ.4445 ลบ.FPGA ม. 444.833 ลบ.ม. 44.8833.1333. 4.8 4.8 1.4 1.4 1.4 1.1 1 1.5 1 1 1 1 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 นี่เป็นหลักสูตรที่นําโดยผู้สอน 8 ชั่วโมง |
ซีรีย์ซอฟต์ควอร์ตัส II: ตบตา › (หลักสูตรที่นําโดยผู้สอน) |
EDA FPGA FPGA EDA ของ EDA ที่ใช้งานกับ EDA ของFPGA EDA ที่ใช้งาน ED3600 หรือ EDA ED FPGA A EDA 1200 ที่ใช้งานกับ EDA ที่ใช้กับ Windows EDA ใน EDA แบบใช้ขยายได้ นี่เป็นหลักสูตรที่นําโดยผู้สอน 8 ชั่วโมง |