IP เอฟพีจีเอ Intel คอนโทรลเลอร์ QDR II SRAM ได้รับการเพิ่มประสิทธิภาพสำหรับซีรีส์ Stratix® และ Cyclone® IV เอฟพีจีเอ ฟีเจอร์ขั้นสูงที่มีให้ใช้งานในอุปกรณ์เหล่านี้จะช่วยให้คุณเชื่อมต่อกับอุปกรณ์ QDR II SRAM โดยตรงได้
การออกแบบตัวอย่างที่สร้างโดย IP Toolbench จะสร้างอินสแตนซ์ลูปล็อกเฟสดิจิทัล (PLL) รวมถึงตัวเลือก Delay-Locked Loop (สำหรับ Stratix II เอฟพีจีเอ เท่านั้น) ไดรเวอร์ตัวอย่าง และรูปแบบที่กำหนดเองของคอนโทรลเลอร์ QDR II SRAM ของคุณ ตัวอย่างการออกแบบคือ ตัวอย่างการออกแบบที่ทำงานได้อย่างสมบูรณ์ ซึ่งสามารถจำลอง สังเคราะห์ และใช้ในฮาร์ดแวร์ได้ ไดรเวอร์ตัวอย่างคือ โมดูลทดสอบตัวเองที่ออกคำสั่งอ่านและเขียนไปยังคอนโทรลเลอร์ และตรวจสอบข้อมูลที่อ่านเพื่อสร้างสัญญาณว่าผ่าน/ล้มเหลว และทดสอบสัญญาณที่สมบูรณ์ทั้งหมด คุณสามารถเปลี่ยนลอจิกควบคุมที่เข้ารหัสของคอนโทรลเลอร์ QDR II SRAM ในการออกแบบตัวอย่างด้วยลอจิกแบบกำหนดเองของคุณ ซึ่งจะช่วยให้คุณสามารถใช้การรีซิงโครไนซ์ข้อความธรรมดาของเอฟพีจีเอ Intel รวมถึงลอจิกไปป์ไลน์ และดาต้าพาธด้วยลอจิกควบคุมของคุณเอง
IP รวมอยู่ใน IP Base Suite ซึ่งมาพร้อมกับซอฟต์แวร์ Intel® Quartus® Prime Standard และ Pro Edition