คอร์ IP เอฟพีจีเอ Intel® Serial Lite IV

Serial Lite IV Intel® FPGA Intellectual Property (IP) Core เหมาะสำหรับการสื่อสารข้อมูลที่มีแบนด์วิดท์สูงเพื่อการใช้งานชิปต่อชิป บอร์ดต่อบอร์ด และแบ็คเพลน

อ่านคู่มือผู้ใช้ Serial Lite IV Intel® FPGA IP Core ›

คอร์ IP เอฟพีจีเอ Intel® Serial Lite IV

คุณสมบัติ

คุณสมบัติ คำอธิบาย
การรับส่งข้อมูล
  • รองรับสูงสุด 116 Gbps ต่อเลนด้วย FHT สูงสุด 4 เลน PAM4 ในลิงก์เดียว
  • รองรับสูงสุด 58 Gbps ต่อเลนด้วย FHT สูงสุด 4 เลน NRZ ในลิงก์เดียว
  • รองรับสูงสุด 58 Gbps ต่อเลนด้วย FGT สูงสุด 12 เลน PAM4 ในลิงคก์เดียว
  • รองรับสูงสุด 28 Gbps ต่อเลนด้วย FGT สูงสุด 16 เลน NRZ ในลิงก์เดียว
  • รองรับโหมดสตรีมมิ่งต่อเนื่อง (พื้นฐาน) หรือแพ็คเก็ต (เต็ม)
  • รองรับแพ็กเก็ตเฟรมโอเวอร์เฮดต่ำ
  • รองรับการถ่ายโอนด้วยความละเอียดระดับไบต์สำหรับทุกขนาดการแตก
  • รองรับการจัดตำแหน่งเลนที่เริ่มต้นโดยผู้ใช้หรือโดยอัตโนมัติ
  • รองรับระยะเวลาการจัดตำแหน่งที่ตั้งโปรแกรมได้
PCS
  • ใช้ลอจิก Hard IP ที่เชื่อมต่อกับตัวรับส่งสัญญาณ E-Tile ของอุปกรณ์ Intel® Agilex™ และ Intel® Stratix® 10 ได้อย่างราบรื่นเพื่อลดการใช้ทรัพยากรลอจิกของ Soft IP
  • รองรับโหมดการมอดูเลต PAM4 ตามข้อกำหนด 100GBASE-KP4 RS-FEC จะเปิดใช้งานเสมอในโหมดการมอดูเลตนี้
  • รองรับโหมดการมอดูเลต NRZ พร้อมการตรวจจับและแก้ไขข้อผิดพลาด KR-FEC (ทางเลือก)
  • รองรับการถอดรหัสและการเข้ารหัส 64b/66b
การตรวจจับและการจัดการข้อผิดพลาด
  • รองรับการตรวจสอบข้อผิดพลาดแบบ Cyclic Redundancy Check (CRC) ใน Datapath การส่ง (TX) และรับ (RX)
  • รองรับการตรวจสอบข้อผิดพลาดในการเชื่อมต่อ RX
  • รองรับการตรวจจับข้อผิดพลาดใน PCS ของ RX
อินเตอร์เฟซ
  • รองรับเฉพาะการถ่ายโอนแพ็กแบบเก็ตฟูลดูเพล็กซ์ที่มีการเชื่อมต่อแบบอิสระ
  • ใช้การเชื่อมต่อระหว่างกันแบบจุดต่อจุดกับ FPGA หลายตัวที่มีความหน่วงในการถ่ายโอนต่ำ
  • รองรับคำสั่งที่ผู้ใช้กำหนด

สถานะ IP

สถานะการสั่งซื้อ การผลิต
รหัสการสั่งซื้อ

IP เอฟพีจีเอ Intel® สตรีมมิง Serial Lite III

IP-SLITE4