IP เอฟพีจีเอ Intel® JESD204B
Intel จัดเตรียมอินเทอร์เฟซแบบอนุกรม JESD204B ไว้ในตลาดผ่านผลิตภัณฑ์หลากหลายรูปแบบ ตั้งแต่เอฟพีจีเอ และ SoC ราคาประหยัดหรือใช้พลังงานต่ำ ไปจนถึงเอฟพีจีเอ และ SoC ประสิทธิภาพสูง JESD204B IP เอฟพีจีเอ Intel® เป็นอินเทอร์เฟซอนุกรมแบบจุดต่อจุดสำหรับตัวแปลสัญญาณดิจิทัลเป็นอะนาล็อก (DAC) หรืออะนาล็อกเป็นดิจิทัล (ADC) เพื่อถ่ายโอนข้อมูลไปยังอุปกรณ์เอฟพีจีเอ
อ่านคู่มือผู้ใช้ JESD204B Intel® FPGA IP ›
IP เอฟพีจีเอ Intel® JESD204B
JESD204B IP เอฟพีจีเอ Intel® ประกอบด้วย:
- Media Access Control (MAC)—บล็อก Data Link Layer (DLL) ที่ควบคุมสถานะการเชื่อมโยงและการแทนค่าอักขระ
- Physical Layer (PHY) — บล็อก Physical Coding Sublayer (PCS) และ Physical Media Attachment (PMA)
ด้วยการใช้งานเลเยอร์การขนส่งข้อมูลเต็มรูปแบบที่ไม่เหมือนใครของเรา วิศวกรออกแบบไม่จำเป็นต้องวิเคราะห์เอกสารประกอบเพื่อรวมหรือพัฒนาโซลูชันเลเยอร์การขนส่งข้อมูลอีกต่อไป การทดสอบความสามารถในการใช้งานร่วมกันของฮาร์ดแวร์ JESD204B Intellectual Property (IP) เอฟพีจีเอ Intel® Core ของ Intel กับผู้จำหน่ายตัวแปลงสัญญาณอะนาล็อกเป็นดิจิทัล (ADC) และตัวแปลงสัญญาณดิจิทัลเป็นอะนาล็อก (DAC), RFIC, และฟรอนต์แอนด์แบบอะนาล็อกจะช่วยให้คุณออกสู่ตลาดได้เร็วขึ้นด้วย
คุณสมบัติ
JESD204B IP เอฟพีจีเอ Intel® Core มีคุณสมบัติหลักๆ ให้ดังนี้:
- อัตราเลนสูงสุด 12.5 Gbps (ที่มีลักษณะและผ่านการรับรองตามมาตรฐานของ JESD204B) และอัตราเลนสูงสุด 19 Gbps สำหรับ Intel® Agilex™ E-tile และสูงสุด 20 Gbps สำหรับ Intel® Agilex™ F-tile (ที่ไม่มีลักษณะและไม่ผ่านการรับรองตามมาตรฐานของ JESD204B)
- การกำหนดค่ารันไทม์ใหม่ของพารามิเตอร์ JESD (L, M, F, S, N, K, CS, CF, อัตราข้อมูล)
- การแบ่งพาร์ทิชันฐานและ PHY เพื่อความสะดวกในการพกพา
- โหมดการทำงาน Subclass 0 สำหรับความเข้ากันได้ย้อนหลังกับ JESD204A
- โหมดการทำงาน Subclass 1 และ 2 สำหรับการสนับสนุนเวลาแฝงที่กำหนดได้ระหว่าง ADC/DAC และเอฟพีจีเอ
- การซิงโครไนซ์หลายอุปกรณ์
- การจัดตำแหน่งและการตรวจสอบเลนแบบอนุกรม
- ความสามารถในการปรับแต่งเวลาแฝงใน IP core
- การแชร์ช่องสัญญาณตัวรับส่งสัญญาณสำหรับเครื่องส่ง (TX) และเครื่องรับ (RX) เพื่อเพิ่มประสิทธิภาพจำนวนตัวรับส่งสัญญาณ
- ตัวอย่างการออกแบบที่ตรวจสอบด้วยฮาร์ดแวร์ซึ่งรวมถึงการออกแบบเลเยอร์การขนส่งข้อมูล
สถานะ IP
สถานะการสั่งซื้อ |
การผลิต |
รหัสการสั่งซื้อ |
|
IP เอฟพีจีเอ Intel® JESD204B |
IP-JESD204B |
Intel ได้กระทำการตรวจสอบความถูกต้องฮาร์ดแวร์ JESD204B IP เอฟพีจีเอ Intel® ด้วยอุปกรณ์แปลงสัญญาณจากผู้จำหน่ายชั้นนำต่อไปนี้ ดาวน์โหลดรายงานการตรวจสอบความใช้ได้ของฮาร์ดแวร์ด้านล่าง
อุปกรณ์อะนาล็อก
- AD9625 - Intel® Stratix® 10 L-Tile (PDF)
- AD9371 - Intel® Arria® 10 GX (PDF)
- AD9162 - Intel® Arria® 10 GX (PDF)
- AD9680 - Intel® Arria® 10 GX/Stratix® V (PDF)
- AD9250 - Arria® V GT/Arria® V SoC (PDF)
- AD9625 - Intel® Arria® 10 GX/Stratix® V (PDF)
- AD6676 - Intel® Arria® 10 GX (PDF)
- AD9144 - Intel® Arria® 10 GX (PDF)
ลิงก์ที่เกี่ยวข้อง
เอกสาร
- การนำการออกแบบมัลติลิงก์สำหรับตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลมาใช้กับ Intel® Stratix® 10 JESD204B RX IP Core
- การนำการออกแบบมัลติลิงก์สำหรับตัวแปลงสัญญาณแอนะล็อกเป็นดิจิทัลมาใช้กับ Intel® Arria® 10 JESD204B RX IP Core
- การนำการออกแบบอ้างอิงระบบ JESD204B IP Core มาใช้กับโปรเซสเซอร์ Nios® II
- การใช้ฟังก์ชั้น JESD204B MegaCore ในอุปกรณ์ Arria® V
หมายเหตุ: โมดูลการประเมิน (EVM) TSW14J57 และ TSW14J56 ของ Texas Instruments ได้รับการออกแบบมาโดยใช้เอฟพีจีเอ Intel® Arria® 10 และเอฟพีจีเอ Arria® V ตามลำดับ อุปกรณ์ทั้งหมดจาก Texas Instruments ที่รองรับโดย TSW14J57EVM และ TSW14J56EVM ได้รับการตรวจสอบความถูกต้องฮาร์ดแวร์แล้วว่าเข้ากันได้กับ JESD204B IP เอฟพีจีเอ Intel®
แหล่งข้อมูลเพิ่มเติม
ค้นหา IP Core
ค้นหา Core ทรัพย์สินทางปัญญาของ Intel® FPGA ที่เหมาะกับความต้องการของคุณ
การสนับสนุนด้านเทคนิค
สำหรับการสนับสนุนทางเทคนิคเกี่ยวกับ IP Core นี้ โปรดไปที่ แหล่งข้อมูลการสนับสนุน หรือ การสนับสนุนระดับพรีเมียมจาก Intel® นอกจากนี้ คุณยังค้นหาหัวข้อที่เกี่ยวข้องเกี่ยวกับฟังก์ชันนี้ได้ในศูนย์ความรู้และชุมชน
การประเมินและการซื้อ IP Core
ข้อมูลเกี่ยวกับโหมดการประเมินและการซื้อ Core ทรัพย์สินทางปัญญาของ Intel® FPGA
การออกแบบด้วย IP Core ของ Intel® FPGA
เรียนรู้เพิ่มเติมเกี่ยวกับการออกแบบด้วย IP ของ Intel® FPGA ซึ่งเป็น Core พร้อมใช้งานที่มีให้เลือกหลากหลายและได้รับการปรับแต่งมาสำหรับใช้กับ Intel® FPGA
IP Base Suite
ฟรีสิทธิ์การใช้งาน IP Core ของ Intel FPGA พร้อมสิทธิ์การใช้งานซอฟต์แวร์ Intel® Quartus® Prime รุ่น Standard หรือรุ่น Pro
I-Tested
Intel จะมอบใบรับรองการทดสอบการทำงานร่วมกันหรือ I-Tested ให้กับ IP Core ของสมาชิกเครือข่าย IP Core ของ Intel FPGA หรือ Intel FPGA Design Solutions ที่ผ่านการตรวจสอบ
IP Core ของพาร์ทเนอร์ Intel® FPGA
เรียกดูแคตตาล็อก Core ทรัพย์สินทางปัญญาของพาร์ทเนอร์ Intel® FPGA ใน Intel® Solutions Marketplace
ตัวอย่างการออกแบบ
ดาวน์โหลดตัวอย่างการออกแบบและการออกแบบอ้างอิงสำหรับอุปกรณ์ Intel® FPGA
การรับรอง IP Core
Intel มุ่งมั่นที่จะมอบ Core ทรัพย์สินทางปัญญาที่ทำงานร่วมกับเครื่องมือ Intel® FPGA หรือข้อกำหนดของอินเทอร์เฟซได้อย่างราบรื่น
ติดต่อฝ่ายขาย
ติดต่อกับฝ่ายขายสำหรับความต้องการด้านการออกแบบผลิตภัณฑ์ Intel® FPGA และการเร่งความเร็ว
† ประสิทธิภาพการวัดการทดสอบของส่วนประกอบในการทดสอบเฉพาะในบางระบบ ความแตกต่างในฮาร์ดแวร์ ซอฟต์แวร์ หรือการปรับตั้งค่าอาจมีผลกระทบต่อประสิทธิภาพที่แท้จริง ให้อ้างถึงแหล่งข้อมูลอื่น ๆ เพื่อประเมินประสิทธิภาพขณะที่คุณเลือกซื้อ สำหรับข้อมูลเพิ่มเติมเกี่ยวกับผลลัพธ์ประสิทธิภาพและการวัดประสิทธิภาพ โปรดดูที่ www.intel.com/benchmarks
Intel และ Quartus เป็นเครื่องหมายการค้าของ Intel Corporation และบริษัทในสังกัดในสหรัฐอเมริกา และ/หรือประเทศอื่นๆ