IP เอฟพีจีเอ Intel® เทอร์โบ

คอร์ IP เอฟพีจีเอ Intel® เทอร์โบ เป็น CODEC รหัสการแก้ไขข้อผิดพลาดล่วงหน้าที่รองรับมาตรฐาน UMTS และ LTE คอร์ IP เทอร์โบสามารถกำหนดค่าพารามิเตอร์เป็นอุปกรณ์เข้ารหัสหรือถอดรหัสได้

อ่านคู่มือผู้ใช้ IP เอฟพีจีเอ Intel เทอร์โบ ›

IP เอฟพีจีเอ Intel® เทอร์โบ

ประเภท คุณสมบัติ

ตัวถอดรหัส

  • Successive interface cancellation (SIC) สำหรับการปรับปรุงการเข้ารหัสช่องสัญญาณ LTE-A ผ่าน LTE
  • พารามิเตอร์รันไทม์สำหรับขนาดการแทรกสลับและจำนวนการทำซ้ำ
  • การสิ้นสุดก่อนเวลาด้วย cyclical redundancy check (CRC)
  • รวมพารามิเตอร์เวลาสำหับจำนวนเอนจินขนาน ตัวเลือกอัลกอริทึมการถอดรหัส ความแม่นยำของอินพุตและขนาดเอาต์พุต
  • การบัฟเฟอร์แบบคู่สำหรัรบแอปพลิเคชันเรียลไทม์ความหน่วงแฝงที่ลดลง ซึ่งทำให้อุปกรณ์ถอดรหัสได้รับข้อมูลขณะประมวลผลบล็อกข้อมูลก่อนหน้า
  • ไม่ต้องใช้หน่วยความจำภายนอก

อุปกรณ์เข้ารหัส

  • ตรงตาม 3GPP LTE และ LTE-A
  • ตรงตาม 3GPP UMTS พร้อมรองรับขนาดบล็อกตั้งแต่ 40 ถึง 5,114
  • ขนาดบล็อกการแทรกสลับที่เลือกได้ในรันไทม์
  • อัตรารหัส 1/3 เท่านั้น
  • ใช้อัตราภายนอกที่ตรงกับอัตรารหัสอื่น
  • การบัฟเฟอร์คู่ช่วยให้อุปกรณ์เข้ารหัสได้รับข้อมูลขณะประมวลผลบล็อกข้อมูลก่อนหน้า