เอฟพีจีเอ Cyclone® V SE SoC
Cyclone® V SE FPGA ได้รับการปรับให้เหมาะสมเพื่อต้นทุนและพลังงานต่ําของระบบด้วยระบบโปรเซสเซอร์ ARM® Cortex-A9® MPCore ในตัวสําหรับแอพพลิเคชั่นตัวรับส่งสัญญาณ 614 Mbps ถึง 3.125 Gbps
เอฟพีจีเอ Cyclone® V SE SoC
สิทธิประโยชน์
ทําสิ่งต่างๆ ได้มากขึ้นโดยใช้พลังงาน เวลาในการออกแบบ และต้นทุนที่น้อยลง
เทคโนโลยีการผลิตพลังงานต่ํา (28LP) ขนาด 28 นาโนเมตรของ TSMC รวมถึงบล็อกทรัพย์สินทางปัญญา (IP) มากมาย ช่วยให้คุณสร้างความแตกต่างและทําสิ่งต่างๆ ได้มากขึ้น
ความสามารถในการผสานรวมลอจิกและความแตกต่าง
มีโมดูลลอจิกแบบปรับได้ 8 อินพุต (ALM) และบล็อกการประมวลผลสัญญาณดิจิทัล (DSP) ที่มีความแม่นยําแบบแปรผัน ซึ่งให้หน่วยความจําแบบฝังสูงสุด 13.59 เมกะบิต (Mb)
Hard Processor System (HPS) พร้อมโปรเซสเซอร์ Arm® Cortex-A9® MPCore ในตัว
การรวมโปรเซสเซอร์ Arm® Cortex-A9® MPCore แบบดูอัลคอร์, Hard IP และ FPGA ในระบบบนชิป (SoC) Cyclone® V แบบเดี่ยว รองรับแบนด์วิดท์สูงสุดมากกว่า 128 Gbps พร้อมความเชื่อมโยงข้อมูลในตัวระหว่างโปรเซสเซอร์กับ FPGA Fabric
แอพพลิเคชั่น
ประสิทธิภาพด้านการใช้พลังงานสําหรับไดรฟ์เจนเนอเรชั่นถัดไป
จัดการกับความซับซ้อนและข้อกําหนดด้านประสิทธิภาพ: ลูปควบคุมที่รวดเร็ว DSP และประสิทธิภาพการคํานวณ รองรับโปรโตคอล Industrial Ethernet (IE) หลายตัว ความสามารถในการปรับขนาดสําหรับการควบคุมหลายแกน และระบบไดรฟ์แบบรวม ปรับปรุงเวลาในการเข้าถึงตลาดผ่านความสามารถในการปรับขนาด ความยืดหยุ่นและการใช้ซ้ําของฮาร์ดแวร์และการออกแบบ และสนับสนุนการไหลของ IP และเครื่องมือความปลอดภัยในการทํางาน: ประหยัดกระบวนการรับรองความปลอดภัยได้สูงสุด 24 เดือน
การเฝ้าระวังทางโทรทัศน์วงจรปิด IP
สามารถจัดการอินเทอร์เฟซเซ็นเซอร์ (glueless สําหรับการเชื่อมต่อแบบขนานหรืออนุกรมความเร็วสูง) ไปป์ไลน์เซ็นเซอร์ภาพหรือ ISP ทั้งหมด การประมวลผลภาพที่เป็นเอกลักษณ์สําหรับเซ็นเซอร์ Wide Dynamic Range CMOS, การควบคุมมอเตอร์ที่ปรับให้เหมาะสมสําหรับ pan &tilt, การบีบอัดวิดีโอบนชิป, การปรับขนาด, การวิเคราะห์, ตัวควบคุมอีเธอร์เน็ต และความสามารถในการเชื่อมต่อกับอุปกรณ์เข้ารหัสนอกชิปหรืออุปกรณ์ PHY สําหรับการออกอากาศ ตลาดกล้องแอนะล็อกหรือ IP
กล้อง IP ความละเอียดสูง (HD)
กล้อง HD IP เจนเนอเรชั่นในอนาคตเพื่อนําการผสานรวม DSP (การประมวลผลภาพ) และ FPGA (การวิเคราะห์วิดีโอ HD) ไว้ในชิป SoC FPGA ตัวเดียวที่ให้การวิเคราะห์วิดีโอ HD 1080p ที่มีช่วงไดนามิกกว้าง การวิเคราะห์วิดีโอ HD อาจทํางานบนหนึ่งในคอร์ ARM ที่มีตรรกะเพิ่มเติมใน FPGA Fabric ในกรณีนี้ ช่วงไดนามิกกว้างจะถูกเพิ่มไปที่การประมวลผลสัญญาณภาพใน FPGA SoC
คุณสมบัติสำคัญ
บล็อกของหน่วยความจำแบบฝัง
- M10K: บล็อกหน่วยความจํา 10-กิโลบิต (Kb) ที่มี Soft Error Correction Code (ECC)
- บล็อกอาร์เรย์ลอจิกหน่วยความจํา (MLAB): LUTRAM แบบกระจาย 640 บิต ที่คุณสามารถใช้ ALM เป็นหน่วยความจํา MLAB ได้สูงสุด 25%
I/O อเนกประสงค์
- ตัวรับสัญญาณส่วนต่างแรงดันไฟฟ้าต่ํา (LVDS) 875 เมกะบิตต่อวินาที (Mbps) และตัวรับส่งสัญญาณ LVDS 840 Mbps
- อินเทอร์เฟซหน่วยความจําภายนอก 400 MHz/800 Mbps
- การสิ้นสุดบนชิป (OCT)
- รองรับ 3.3 V พร้อมความแรงของไดรฟ์สูงสุด 16 mA
อินเทอร์เฟซหน่วยความจำภายนอก
ในอุปกรณ์ Cyclone® V SoC ตัวควบคุมหน่วยความจําฮาร์ดเพิ่มเติมใน HPS จะรองรับอุปกรณ์ DDR3, DDR2 และ LPDDR2 SDRAM
ระบบโปรเซสเซอร์ที่แข็ง (HPS)
HPS ประกอบด้วยโปรเซสเซอร์ Arm* Cortex* -A9 MPCore* แบบดูอัลคอร์ ชุดอุปกรณ์ต่อพ่วงที่หลากหลาย และตัวควบคุมหน่วยความจํา SDRAM แบบหลายพอร์ตที่ใช้ร่วมกัน
ลิงก์ที่เกี่ยวข้อง
ข้อมูลเพิ่มเติม
สำรวจเนื้อหาเพิ่มเติมเกี่ยวกับอุปกรณ์เอฟพีจีเอ Altera® เช่น บอร์ดการพัฒนา ทรัพย์สินทางปัญญา การสนับสนุน และอื่นๆ
แหล่งข้อมูลสนับสนุน
ศูนย์ข้อมูลสำหรับการฝึกอบรม เอกสาร ดาวน์โหลด เครื่องมือ และตัวเลือกการสนับสนุน
บอร์ดการพัฒนา
เริ่มต้นใช้งานเอฟพีจีเอของเรา และเร่งเวลาออกสู่ตลาดด้วยฮาร์ดแวร์และงานออกแบบที่ผ่านการตรวจสอบจาก Altera
ทรัพย์สินทางปัญญา
ลดเวลาที่ใช้ในวงจรการออกแบบของคุณด้วยกลุ่มผลิตภัณฑ์มากมายของคอร์ IP ที่ได้รับการรับรองจาก Altera และงานออกแบบอ้างอิง
ซอฟต์แวร์การออกแบบเอฟพีจีเอ
สำรวจซอฟต์แวร์ Quartus Prime และชุดเครื่องมือเพิ่มประสิทธิภาพการทำงานของเราเพื่อช่วยให้คุณออกแบบฮาร์ดแวร์ และซอฟต์แวร์ให้เสร็จได้อย่างรวดเร็ว
ติดต่อฝ่ายขาย
ติดต่อฝ่ายขายเกี่ยวกับความต้องการของคุณในด้านการออกแบบผลิตภัณฑ์เอฟพีจีเอ Altera® และการเร่งความเร็ว
ผู้จำหน่าย
ติดต่อผู้แทนจำหน่ายที่ได้รับอนุญาตจาก Altera® เลย