พาร์ทเนอร์ EDA: ระบบ EDA FPGA
พาร์ทเนอร์ EDA
ระบบนิเวศ EDA ของเราช่วยให้มั่นใจได้ว่าคุณมีโซลูชันการออกแบบที่สมบูรณ์ในการออกแบบ การตรวจสอบ และการรวม FPGAs Intel® เข้ากับระบบของคุณ
การออกแบบระดับระบบ
ผู้จัดจําหน่าย EDA |
ชื่อผลิตภัณฑ์ |
โซลูชันการออกแบบ |
|---|---|---|
เครื่องมือออกแบบระดับสูง |
||
ลงทะเบียนการจัดการแผนที่ |
||
การสังเคราะห์ระดับสูง |
||
การสังเคราะห์ระดับสูง |
||
การสังเคราะห์ระดับสูง |
||
เครื่องมือออกแบบระดับสูง |
การสร้างการออกแบบ
ชื่อผลิตภัณฑ์ |
โซลูชันการออกแบบ |
|
|---|---|---|
การจัดการโครงการ รายการออกแบบ และเครื่องมือวิเคราะห์ |
||
รายการออกแบบ ความเข้าใจของโค้ด การจัดการโครงการ และการทํางานร่วมกัน |
สังเคราะห์
ชื่อผลิตภัณฑ์ |
โซลูชันการออกแบบ |
|
|---|---|---|
การสังเคราะห์ลอจิก |
||
การสังเคราะห์ลอจิกขั้นสูง |
||
เครื่องมือปิดเวลา |
จำลอง
ผู้จัดจําหน่าย EDA |
ชื่อผลิตภัณฑ์ |
โซลูชันการออกแบบ |
|---|---|---|
จำลอง |
||
จำลอง |
||
การจําลอง |
||
จำลอง |
||
จำลอง |
||
ตัวจําลองคลาวด์เมตริก |
จำลอง | |
จำลอง |
||
| การพลิกโช้ค | Vcs | จำลอง |
ตรวจ สอบ
ผู้จัดจําหน่าย EDA |
ชื่อผลิตภัณฑ์ |
โซลูชันการออกแบบ |
|---|---|---|
การตรวจสอบกฎการออกแบบและการตรวจสอบการข้ามโดเมนนาฬิกา (CDC) |
||
| มุกสีน้ําเงิน | ตัวตรวจสอบ RTL |
|
ตัวสร้างข้อจํากัด |
||
การข้ามโดเมนนาฬิกา (CDC) |
||
การตรวจสอบอย่างเป็นทางการ |
||
ตัวสร้างข้อจํากัด |
||
การตรวจสอบข้อยกเว้นด้านเวลา |
||
การตรวจสอบข้อยกเว้นด้านเวลา |
||
การตรวจสอบที่เทียบเท่า |
||
การตรวจสอบฟังก์ชัน |
||
การตรวจสอบการข้ามโดเมนนาฬิกา |
||
การตรวจสอบการข้ามโดเมนนาฬิกา |
||
ตัวสร้าง Testbench |
||
การตรวจสอบเวลา |
||
การวิเคราะห์ RTL สําหรับการออกแบบ FPGA |
||
การตรวจสอบความคมกริบ |
||
การตรวจสอบการข้ามโดเมนนาฬิกา (CDC) |
||
การตรวจสอบคุณสมบัติฟังก์ชัน |
||
การตรวจสอบความเทียบเท่าลอจิก |
||
การตรวจสอบในระบบและการดีบัก RTL ในตัว |
||
การตรวจสอบในระบบ |
การออกแบบระดับบอร์ด
ผู้จัดจําหน่าย EDA |
ชื่อผลิตภัณฑ์ |
โซลูชันการออกแบบ |
|---|---|---|
แผนผังและแผนผังบอร์ด PCB |
||
การวางแผน I/O FPGA |
||
การวิเคราะห์ SI |
||
การเขียนแก้การออกแบบ Allegro |
แผนผังบอร์ด PCB |
|
แผนผังบอร์ด PCB |
||
เลย์เอาต์บอร์ด PCB |
||
เลย์เอาต์บอร์ด PCB |
||
| เทคโนโลยี Keysight | ซอฟต์แวร์การออกแบบ PathWave | PathWave Advanced Design System (ADS) |
การวางแผน I/O FPGA |
||
การวิเคราะห์ SI |
||
แผนผังบอร์ด PCB |
||
แผนผังและแผนผังบอร์ด PCB |
||
เลย์เอาต์บอร์ด PCB |
||
เลย์เอาต์บอร์ด PCB |
||
การวิเคราะห์ SI |
การสร้างต้นแบบ ASIC
ผู้จัดจําหน่าย EDA |
ชื่อผลิตภัณฑ์ |
โซลูชันการออกแบบ |
|---|---|---|
ระบบแบ่งพาร์ติชันแบบหลายชิป |
การเพิ่มประสิทธิภาพการออกแบบ
| โซลูชันการออกแบบ | ชื่อผลิตภัณฑ์ | ของผู้จัดจําหน่าย EDA |
|---|---|---|
| Plunify | เวลา Intime | ซอฟต์แวร์การปรับแต่งการออกแบบ |
พาร์ทเนอร์ EDA ทั้งหมด
พาร์ทเนอร์โปรแกรม ACCESS |
การออกแบบระดับระบบ |
การสร้างการออกแบบ |
สังเคราะห์ |
จำลอง |
ตรวจ สอบ |
การออกแบบระดับบอร์ด |
การสร้างต้นแบบ ASIC |
การเพิ่มประสิทธิภาพการออกแบบ |
|---|---|---|---|---|---|---|---|---|
|
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
✓ |
✓ |
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
| เทคโนโลยี Keysight | ✓ | |||||||
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
✓ |
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
✓ |
|
|
เข้าร่วมเป็นพาร์ทเนอร์
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้